第6章存儲器及其接口-文庫吧資料
2025-07-26 12:24本頁面
【正文】 引腳： ? 11 根地址線 A10～ A0 ? 8 根數(shù)據(jù)線 I/O7～ I/O0 ? 片選 CE ? 讀寫 OE、 WE ? 狀態(tài)輸出 RDY/BUSY 功能表 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND Vcc WE NC A8 A9 NC OE A10 CE I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 39 EEPROM芯片 2864A ? 存儲容量為 8K 8 ? 28個 引腳： ? 13 根地址線 A12～ A0 ? 8 根數(shù)據(jù)線 I/O7～ I/O0 ? 片選 CE ? 讀寫 OE、 WE 功能表 Vcc WE NC A8 A9 A11 OE A10 CE I/O7 I/O6 I/O5 I/O4 I/O3 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 41 存儲器的連接 ? 半導(dǎo)體存儲器與 CPU的連接是本章的 重點 ? SRAM、 EPROM與 CPU的連接 ? 其 譯碼方法 同樣適合 I/O端口 42 位擴(kuò)充 ? 若芯片的數(shù)據(jù)線正好 8 根： ? 一次可從芯片中訪問到 8 位數(shù)據(jù) ? 全部數(shù)據(jù)線與系統(tǒng)的 8 位數(shù)據(jù)總線相連 ? 若芯片的數(shù)據(jù)線不足 8 根： ? 一次不能從一個芯片中訪問到 8 位數(shù)據(jù) ? 利用多個芯片擴(kuò)充數(shù)據(jù)位 （ 數(shù)據(jù)寬度 ） ? 這種擴(kuò)充方式稱 “ 位擴(kuò)充 ” 43 位擴(kuò)充 4K?4 A11～ A0 D3～ D0 片選 D3～ D0 D7～ D4 A11～ A0 4K ?4 A11～ A0 D7～ D4 CE CE 兩片同時選中 數(shù)據(jù)分別提供 讀寫 44 2. 字?jǐn)U充 ? 字?jǐn)U充即存儲容量的擴(kuò)充 ， 采用地址串聯(lián) 。 ? 刷新定時間隔一般為幾微秒～幾毫秒 ? DRAM的特點是集成度高 （ 存儲容量大 ， 可達(dá) 1Gbit/片以上 ） ， 功耗低 ， 但速度慢 （ 10ns左右 ） ， 需要刷新 。 反之 ， 若 SRAM芯片的地址線數(shù)為 K， 則可以推斷其單元數(shù)為 2K個 。 ? 在 PC機(jī)中 ， SRAM被廣泛地用作高速緩沖存儲器Cache。 24 靜態(tài) RAM的特點 特點： ? 用雙穩(wěn)態(tài)觸發(fā)器存儲信息 。 23 DRAM 2164的刷新 采用 “ 僅行地址有效 ” 方法 刷新 ? 行地址選通 RAS有效 ， 傳送行地址 ， 在 4個存儲矩陣中都選中 1行 ， 每次同時刷新 512個單元 。 ? 7條行地址產(chǎn)生 128個行選信號 ， 7條列地址產(chǎn)生 128個列選信號 ， 同時加到 4個存儲矩陣上 ， 選中 4個單元 ， 最后由 RA7和 CA7選中 1個單元進(jìn)行讀寫 。 19 DRAM芯片 的內(nèi)部結(jié)構(gòu) ? T5 T4 T3 T2 T1 VDD 讀出再生 放大電路 列 128 列 2 DIN DOUT 列 1 行 128 行 66 行 65 行 64 行 2 行 1 I/O 緩沖 單管基本存儲單元 讀出再生放大電路 20 動態(tài) RAM ? 采用 行地址 和 列地址 來確定一個單元； ? 行列地址 分時 傳送 ， 共用一組地址線； ? 地址線的數(shù)量僅 為同等容量 SRAM 芯片的一半 。 ? RAS兼做片選信號 。 ? 7條地址線 ， 采用分時復(fù)用技術(shù) ， 按行 (RAS)、列地址 (CAS)分 2次引入芯片 。 信息讀出后， CS上的電壓下降，要保存原信息，必須重寫，外圍電路復(fù)雜。 17 2）單管動態(tài)基本存儲電路 寫入：字選線為 1，T1導(dǎo)通，信息由 D存入 CS。 ? 基本存儲電路有 4管 、 3管和單管等 。 ? 3） 存儲狀態(tài)：某單元不被選中 ， 其基本存儲電路與 DB是隔離的 ， DB上的信息不會對該單元起作用 ，該單元處于存儲狀態(tài) 。 8 地址譯碼電路 譯碼器 A5 A4 A3 A2 A1 A0 63 0 1 存儲單元 64個單元 行譯碼 A2 A1 A0 7 1 0 列譯碼 A3A4A5 0 1 7 64個單元 單譯碼結(jié)構(gòu) P245 雙譯碼結(jié)構(gòu) p246 9 SRAM 芯片的內(nèi)部 結(jié)構(gòu) Di 行 地 址 譯 碼 列地址譯碼 A3 A2 A1 A0 A4 A5 A6 A7 1 0 0 15 15 1 CS OE WE 輸入緩沖
公司管理相關(guān)推薦
鄂ICP備17016276號-1