【正文】 圖 6 . 9 6 2 6 4 的 全 地 址 譯 碼 連 接圖 6 . 1 0 或 門 譯 碼~D 7~D 0~ ~:圖 退 出 D B 0A 0A 1 2M E M RA 1 9A 1 8A 1 7A 1 6A 1 5M E M WD B 7A 0A 1 2W EC S2 O E C S1 amp。每個存儲體的獨立的寫信號如 圖 所示。 退 出 64位機的存儲系統(tǒng) 對于 64位機的存儲系統(tǒng)分為 8個存儲體，如 圖 示。 32位的 CPU都設置了用于選擇存儲體的信號、和。 圖 8086存儲系統(tǒng)的連接圖。 表 。 退 出 第四節(jié) 16位、 32位及 64位機 存儲器系統(tǒng) 16位機的存儲系統(tǒng) 存儲系統(tǒng)分為兩個存儲體，如 圖 。 連接示意圖如 圖 。用 8片 2164組成 64KB的內存模塊，然后再用兩組這樣的模塊進行字擴展。 例 61 用 Intel 2164構成容量為 128KB的內存。 退 出 存儲容量的字位擴展 在構成一個實際的存儲器時，往往需要同時進行位擴展和字擴展才能滿足存儲容量的需求。 字擴展的電路連接方法是 ：將每個芯片的地址信號、數(shù)據(jù)信號和讀 /寫信號等控制信號線同名全部接在一起，只將選片端分別引出到地址譯碼器的不同輸出端，即用片選信號來區(qū)別各個芯片的地址。 其連接方法如 圖 。pins 11 12 13 14 15 16 17 18 19 20 NC O8 O7 O6 O5 O4 O3 O2 O1 VCC EQUATIONS /O1=/A19*A18*/A17*A16*/A15*/A14*/A13 /O2=/A19*A18*/A17*A16*/A15*/A14*A13 /O3=/A19*A18*/A17*A16*/A15*A14*/A13 /O4=/A19*A18*/A17*A16*A15*/A14*/A13 /O5=/A19*A18*/A17*A16*/A15*A14*A13 /O6=/A19*A18*/A17*A16*A15*/A14*A13 /O7=/A19*A18*/A17*A16*A15*A14*/A13 /O8=/A19*A18*/A17*A16*A15*A14*A13 退 出 第三節(jié) 內存儲器擴展技術 存儲容量的位擴展 單個存儲芯片字長就不能滿足要求，這時就需要進行位擴展，以滿足字長的要求。 其編程程序如下： 退 出 CHIP DECODER PAL16L8 。由于一塊新的 PROM單元都為邏輯 1，所以 256個單元中只需寫入 8個單元。 退 出 二、 PROM地址譯碼 圖 82S147 PROM（ 512?8）代替圖 74LS138譯碼器。 例如，以 8088為 CPU的微型計算機系統(tǒng)，其 RAM系統(tǒng)由 8片 6264組成，要求存儲范圍為 50000H~5FFFFH。 退 出 常用的譯碼器件 一、 38線譯碼器 集成電路器件中有不少專用譯碼器，其中 74LS138經(jīng)常作為存儲器的譯碼器件，其引腳圖如 圖 。 1111 1??? ???? ???? ???? 低 13位可取 0 0000 0000 0000~1 1111 1111 1111，所以該片的地址范圍為： 1111 1??0 0000 0000 0000~1111 1??1 1111 1111 1111 當 A14 A13=00： 1111 1000 0000 0000 0000=F8000H ? 到 1111 1001 1111 1111 1111=F9FFFH 當 A14 A13=01： FA000H～ FBFFFH 當 A14 A13=10： FC000H～ FDFFFH 當 A14 A13=11： FE000H～ FFFFFH 按這種地址譯碼方式，芯片占用的這 4個 8KB的區(qū)域決不可再分配給其它芯片。 二、部分地址譯碼方式 顧名思義，部分地址譯碼就是僅把地址總線的一部分地址信號線與存儲器連接，通常是用高位地址信號的一部分（而不是全部）作為片選譯碼信號， 圖 分地址譯碼的例子?？梢钥闯?，只要 A19～ A13為以下二進制位時，就可訪問 6264存儲單元，具體哪一個存儲單元由低13位（ A12～ A0）決定。 如 圖 。 退 出 地址譯碼方式 存儲器的地址譯碼方式可以分為兩種，一種稱為全地址譯碼，另一種稱為部分地址譯碼。因為正在寫入當前數(shù)據(jù)時， 98C64A不接收 CPU送來的下一個數(shù)據(jù)，所以 CPU可以通過檢查此管腳的狀態(tài)來判斷寫操作是否結束。 98C64A正在執(zhí)行編程寫入時，此管腳為低電平。 WE：寫允許信號，低電平有效。 CE：選片信號，低電平有效。其中： A0～ A12： 13根地址線。 退 出 二、 EEPROM 1. EEPROM的存儲元 E2PROM存儲元的結構示意圖如 圖 。 Vpp：編程電壓輸入端。 OE ：輸出允許信號，低電平有效。 D0～ D7： 8根雙向數(shù)據(jù)線。 退 出 只讀存儲器的存儲元及外部特性 一、 EPROM 1. EPROM的存儲元 它的基本存儲單元的結構和工作原理如 圖 。當它為低電平時，允許將數(shù)據(jù)寫入。 CAS：列地址鎖存信號。 DIN和 DOUT：芯片的數(shù)據(jù)輸入、輸出線。兩次送到芯片上去的地址分別稱為行地址和列地址。 2. DRAM的外部特性 圖 2164A的引腳圖，其引腳功能如下： A0～ A7：地址輸入線。 其它引腳： Vcc為 +5V電源， GND是接地端， NC表示空端。 WE：寫允許信號。 OE：輸出允許信號。使用時，這 8根數(shù)據(jù)線與系統(tǒng)的數(shù)據(jù)總線相連