arm7tdmi總線接口-文庫(kù)吧資料
2024-07-28 17:45本頁面
【正文】 取數(shù)，加載到 R2 SUB R2, R2, R3。 ? D[31:0] 可以變?yōu)橛行В钡竭B續(xù)（ S） 周期的結(jié)束（ MCLK的下降沿），而不增加等待狀態(tài)。 ? 在連續(xù) (S) 周期期間，訪問可以結(jié)束。 ? 可以在內(nèi)部周期期間啟動(dòng)對(duì)在內(nèi)部周期期間的地址位置的訪問。 ? nMREQ和 SEQ先于存儲(chǔ)器訪問周期一個(gè)周期的時(shí)間有效。 31 TM 31 12v05 ARM7TDMI Bus Interface 內(nèi)部（ I ） 周期 nMREQ A[31:0] A MCLK SEQ I Cycle 32 TM 32 12v05 ARM7TDMI Bus Interface 合并的 IS 周期 (1) ? 處理器執(zhí)行內(nèi)部操作。 ? 數(shù)據(jù)總線不驅(qū)動(dòng)。 ? nMREQ = 1 指示處理器沒有存儲(chǔ)器訪問操作執(zhí)行。 ? 例子有乘、寄存器特定的移位操作、在從存儲(chǔ)器加載數(shù)據(jù)之后的回寫操作。 28 TM 28 12v05 ARM7TDMI Bus Interface 典型的 N 周期 MCLK nMREQ SEQ A[31:0] D[31:0] nRAS nCAS N Cycle (DRAM Row Address Strobe) (DRAM Column Address Strobe) ? MCLK 可以擴(kuò)展，通過停止 MCLK 或者聲明 nWAIT。 ? 典型地 ? 對(duì)于基于 DRAM的系統(tǒng)的初始的行訪問， N 周期要占用更長(zhǎng)的時(shí)間。 ? A[31:0] 在接下來的周期的相位 2階段有效。 26 TM 26 12v05 ARM7TDMI Bus Interface 周期類型 nMREQ SEQ Cycle Type 0 0 Nonsequential 0 1 Sequential 1 0 Internal 1 1 Coprocessor register transfer n M R EQ SEQ C y c l e T y p e0 0 N o n s e q u e n t i a l0 1 Se q u e n t i a l1 0 I n t e rn a l1 1 C o p ro ce sso r re g i st e r t ra n sf e r27 TM 27 12v05 ARM7TDMI Bus Interface 非連續(xù)周期 ? 在接下來的周期中 (nMREQ = 0) 且 (SEQ = 0) ? 下一個(gè)周期將是非連續(xù)訪問。 ? 協(xié)處理器寄存器傳送 (C). ? 處理器和協(xié)處理器之間通訊，不涉及存儲(chǔ)器訪問，但 D[31:0] 用于傳送數(shù)據(jù)。 ? 連續(xù) (S) ? 在接下來的周期中的地址與前一個(gè)地址一樣或大一個(gè)操作數(shù)（字或半字）。 ? 字節(jié)數(shù)據(jù)的取操作取決于 Endian 配置和 A[1:0]的狀態(tài)。 Endian Configuration Little BIGEND = 0 Big BIGEND = 1 A[1] = 0 A[1] = 1 D[15:0] D[31:16] D[15:0] D[31:16] Thumb Instruction Fetches 24 TM 24 12v05 ARM7TDMI Bus Interface 取數(shù)據(jù) ? 字?jǐn)?shù)據(jù)取操作類似于 ARM狀態(tài)的指令取操作。 ? 高 Thumb 狀態(tài)， 低 ARM 狀態(tài) MCLK nMREQ, SEQ A[31:0] nWAIT TBIT D[31:0] MAS[1:0] ARM Instr. T Instr. 01 Half Word 10 Word NCycle BX Instr. Destination Address 23 TM 23 12v05 ARM7TDMI Bus Interface 取指 ? 在 ARM狀態(tài)，指令是字（ 32位 ） ? 在 THUMB狀態(tài)，指令是半字（ 16位） ? 指令可以從 32位數(shù)據(jù)總線的高或低半段取得。 ? BL[3:0] – 輸入 : 數(shù)據(jù)總線上的字節(jié)區(qū)段鎖存使能 ? 容許數(shù)據(jù)由小數(shù)構(gòu)成。 ? SEQ – 輸出 : 連續(xù)地址訪問 ? 高有效，指示在接下來的周期中地址不變或大一個(gè)操作數(shù)（字或半字） ? nRW – 輸出 : 非讀 /寫 ? 區(qū)分存儲(chǔ)器讀寫訪問 ? LOCK – 輸出 : 鎖定操作 ? 指示一條交換指令正在執(zhí)行，接下來的兩個(gè)處理器總線周期是不可見的。 ? TBE – 輸入 : 測(cè)試總線使能 ? 當(dāng) TBE 為低時(shí)，下面的信號(hào)處于高阻狀態(tài)： D[31:0], A[31:0], nRW, LOCK, MAS[1:0], nOPC, and nTRANS ? 在 ABE和 DBE都為低時(shí)，情況一樣。 ? 僅用于已有的系統(tǒng)設(shè)計(jì)，因?yàn)樗?APE更復(fù)雜。 ? 控制對(duì) A[31： 0]的透明鎖存。 ? 任何一個(gè)信號(hào)都可以連接到在數(shù)據(jù)訪問期間需要穩(wěn)定地址的設(shè)備。地址可以鎖存到存儲(chǔ)器系統(tǒng)中。 ? 地址時(shí)序可以通過 APE（ 或 ALE） 移位。 ? 默認(rèn)時(shí)序 ? 在前一周期的相位 2階段變?yōu)橛行?，保持穩(wěn)定貫穿當(dāng)前周期的相位 1階段。 ? nENOUT – 輸出 (和 nENIN – 輸入 ) : 數(shù)據(jù)總線控制 ? 如果采用片外雙向數(shù)據(jù)總線的話，可以用來控制數(shù)據(jù)總線的方向。 ? 字節(jié)、半字及字訪問 . ? 讀取數(shù)據(jù)必
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1