arm7tdmi總線接口-文庫吧在線文庫
【正文】 D[31:0] 必須在相位 2結(jié)束時有效。 ? A[31:0] 在跟著內(nèi)部（ I） 周期的下一個周期的相位 2階段有效。 ? 例如，對于非連續(xù)的 DRAM的訪問，建立和聲明 nRAS。 返回到分支之后的指令 ..... 36 TM 36 12v05 ARM7TDMI Bus Interface 流水線及總線動作 Ab+ 4 F E D F D F F BL X XX LDR SUB ORR 1 2 3 4 B Ab Ab+ 8 X XX LDR S S N ECLK SEQ A[31:0] D[31:0] E Data D F 5 6 7 Ai+ 4 Ai+ 8 Ad SUB ORR Data S N WriteBack E E 8 9 D 10 Ai+ 12 Ai+ 16 MOV .... I IS S D S nMREQ F D MOV Ai F 37 TM 37 12v05 ARM7TDMI Bus Interface 流水線及總線動作 ? 周期 13 ? 分支指令及后續(xù)指令取自地址 Ab, Ab+4, Ab+8。 ? 既用于指令預取，又用于 Data abort。 ? EXTERN[1:0] – 輸入 ? 輸入到 EmbeddedICE 宏單元，容許基于外部條件的斷點。 ? DBGACK – 輸出 (DEBUG ACKNOWLEDGE) ? ARM7TDMI進入調(diào)試狀態(tài)的響應信號。 ? CPB – 輸入 : 協(xié)處理器忙 ? 高有效，當協(xié)處理器準備好要執(zhí)行要求的協(xié)處理器操作時變低。 ? nOPC – 輸出 : 取操作碼 ? 低有效，指示正在取指令。 ? 在數(shù)據(jù)上標志觀察點。 ? 異步時序 (ISYNC = 0) ? 損失一個周期的同步。 ? 周期 78 ? 在周期 7 中，非連續(xù)地從存儲器位置 Ad 加載，在周期 8 中，將這個數(shù)據(jù)寫入 R2中，由此可見，在內(nèi)部（ I ） 周期中，下一條指令的地址 Ai+12 放在了 A[31:0] 上。 33 TM 33 12v05 ARM7TDMI Bus Interface 合并的 IS 周期 (2) MCLK nMREQ SEQ A[31:0] D[31:0] nRAS nCAS I Cycle S Cycle Address 34 TM 34 12v05 ARM7TDMI Bus Interface 存儲器周期狀態(tài)機 Bu s y W a i tN SISICPRT0 , 10 , 01 , 00 , 10 , 00 , 11 , 01 , 10 , 01 , 01 , 10 , 01 , 00 , 0 0 , 1n M R EQ , SEQ =1 , 1C 35 TM 35 12v05 ARM7TDMI Bus Interface 代碼序列 BL label ； 帶連接跳轉(zhuǎn)到 “l(fā)abel”； 將 PC4存入 R14； x ； ARM7TDMI是三級流水，該條指令執(zhí)行時， PC指向“ XX” XX ..... label LDR R2, [R0] 。 ? 下一條指令的取指地址出現(xiàn)在地址總線上，容許提前譯碼。 29 TM 29 12v05 ARM7TDMI Bus Interface 典型的 NS 周期 Destination address (A) A + 4 MCLK nMREQ SEQ A[31:0] D[31:0] nRAS nCAS N Cycle S Cycle ? ARM state. 30 TM 30 12v05 ARM7TDMI Bus Interface 內(nèi)部周期 （ I） ? 處理器在下一個周期中執(zhí)行內(nèi)部操作。 ? 合并的內(nèi)部連續(xù) (IS) ? I和 S周期的特殊組合，容許優(yōu)化存儲器訪問。 ? 取決于 Endian配置和 A[1]的狀態(tài)。 12 TM 12 12v05 ARM7TDMI Bus Interface 流水線地址時序 (推薦設(shè)置 ) ? ALE 和 APE 均為高 MCLK A[31:0] ALE APE Phase 2 Phase 1 Address D[31:0] (in) Dx 13 TM 13 12v05 ARM7TDMI Bus Interface APE對地址時序的作用 MCLK A[31:0] ALE APE Phase 2 Phase 1 Address D[31:0] (in) Dx 14 TM 14 12v05 ARM7TDMI Bus Interface 總線三態(tài)控制 (1) ? ABE – 輸入 : 地址總線使能 ? 當 ABE 為低時，下面的信號處于高阻狀態(tài)： A[31:0], nRW, LOCK, MAS[1:0], nOPC, and nTRANS ? DBE – 輸入 : 數(shù)據(jù)總線使能 ? 當 DBE 為低時， D[31:0] 處于高阻狀態(tài)。 ? 為獲得較好的系統(tǒng)性能，建議使用默認時序。 ? BUSEN = 1 配置單向數(shù)據(jù)總線。 ? 必須在 MCKL為低的相位階段改變。 ? 容許該信號從一個周期擴展到另一個周期，延長總線訪問周期。 ? 字節(jié)、半字及字訪問 . ? 讀取數(shù)據(jù)必須有效且穩(wěn)定到相位 2結(jié)束。地址可以鎖存到存儲器系統(tǒng)中。 ? TBE – 輸入 : 測試總線使能 ? 當 TBE 為低時，下面的
試題試卷相關(guān)推薦
鄂ICP備17016276號-1