【正文】 設(shè)計描述，使之更為完善。這種方式突破了門級設(shè)計的瓶頸，極大地減少了電路設(shè)計的時間和可能發(fā)生的錯誤，降低了開發(fā)成本。 VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模設(shè)計的分解和己有設(shè)計的再利用功能。 應(yīng)用VHDL進行工程設(shè)計的優(yōu)點是多方面的: 與其他語言相比，VHDL具有強大的行為描述能力，在EDA工具和VHDL綜合器的支持下，可以避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法和一般的計算機高級語言十分相似?，F(xiàn)在，VHDL作為IEEE的工業(yè)標準硬件描述語言，得到了眾多EDA公司的支持，在電子工程領(lǐng)域，己成為事實上的通用硬件描述語言。這樣就產(chǎn)生了硬件描述語言HDL (Hardware Description Language)，其中符合IEEE1076標準的VHDL的應(yīng)用成為新一代EDA解決方案中的首選。與此同時，基于大規(guī)?？删幊踢壿嬈骷腅DA(電子設(shè)計自動化)硬件解決方案也被廣泛采用。于是，對于采用B位的線性ADC系統(tǒng)，其濾波器的阻帶最小衰減通常應(yīng)該是 （221）其中B是ADC的位數(shù)，對于8位ADC可計算出a為50dB。在確定混疊濾波器時，應(yīng)該考慮ADC分辨率的要求。阻帶容限。 濾波器的性能要求數(shù)字濾波器的特性經(jīng)常在頻域定義，對于選擇性的濾波器，如低通濾波器和帶通濾波器，性能規(guī)范經(jīng)常以容差圖的形式出現(xiàn)，如圖。等同波紋法是采用ParksMcClellan迭代方法來實現(xiàn)的。對于線性相位的FIR濾波器來說，有可能導得一組條件，對這組條件能夠證明，在最大近似誤差最小化的意義下，這個設(shè)計是最優(yōu)的。還有一個缺陷是近似誤差在頻帶區(qū)間上不是均勻分布的，在靠近頻帶邊緣誤差愈大，遠離頻帶邊緣誤差愈小。首先，在設(shè)計中不能精確地給定邊緣頻率，這意味著，在設(shè)計完成之后無論得到什么都必須接受。設(shè)計FIR濾波器常用的窗函數(shù)有:矩形窗函數(shù)、三角(Bartlett)窗函數(shù)、漢寧(Hanning)窗函數(shù)、海明(Hamming)窗函數(shù)、布萊克曼(Blackman)窗函數(shù)和凱塞(Kaiser)窗函數(shù)，具體性能指標可參看表31。在保證主瓣的寬度達到一定要求的條件下，適當?shù)貭奚靼甑膶挾葋頁Q取旁瓣的波動減小。當選用比較小的旁瓣幅度時，雖然能夠得到比較平坦和勻滑的幅度頻率響應(yīng)，但是過渡帶將加寬。通常上述的幾點難以同時滿足。2)旁瓣的幅度下降的速率要快，以利于增加阻帶的衰減。換句話說，增加截取函數(shù)的長度N只能相應(yīng)的減小過渡帶，而不能改變?yōu)V波器的波動程度。而波動的多少，取決于旁瓣的多少。b)由于窗函數(shù)旁瓣的影響，使得濾波器的幅度頻率特性出現(xiàn)了波動，波動的幅度取決于旁瓣的相對幅度。復(fù)卷積給帶來過沖積波，所以加窗函數(shù)后，對濾波器的理想特性的影響有以下幾點:a)Hd()在截止頻率的間斷點變成了連續(xù)的曲線，使得H()出現(xiàn)了一個過渡帶，它的寬度等于窗函數(shù)的主瓣的寬度。具體設(shè)計步驟如下：a)給定所要求的理想的頻率響應(yīng)函數(shù)；b)求其傅立葉反變換，即 (214)c)根據(jù)允許的過渡帶寬及阻帶最小衰減的要求，可選定窗函數(shù)W(n)的形狀及濾波器長度N，一般的N要通過多次試探后才能確定；d)求得所設(shè)計的FIR濾波器的單位樣值響應(yīng)h(n)= (215)e)計算出，檢測是否滿足設(shè)計要求；總的系統(tǒng)函數(shù)為： (216)其中，HN為第N個頻段的濾波器系統(tǒng)函數(shù)， (217)Hd()abc(N1)/2(N+1)/2nn 截止頻率為的理想低通數(shù)字濾波器幅度頻率特性 對實際FIR濾波器有影響的只是窗函數(shù)的幅度頻率特性。FIR設(shè)計思想是：一般是先給定所要求的理想濾波器頻率響應(yīng)，然后由導出與其相對應(yīng)的單位樣值響應(yīng)，由于是矩形頻率特性，故一定是無限長序列，是非因果的，而所要設(shè)計的FIR濾波器單位樣值響應(yīng)h(n)必然是有限長的所以要用一有限長的h(n)來逼近無限長的。因此，應(yīng)根據(jù)濾波參數(shù)要求確定選用窗函數(shù)的類型和階數(shù)。如加海明窗的頻響曲線的通帶和阻帶特性比矩性窗好；窗口寬度N的階數(shù)高，也能提高濾波器頻響性能，但實時信號處理)。截取的方法是選用設(shè)計方法包括窗函數(shù)法和最優(yōu)化方法(等同紋波法)，其中窗函數(shù)法是設(shè)計FIR濾波器的最常用的方法之一。 M 為偶數(shù)時線性相位型濾波器結(jié)構(gòu) （210） （211） 網(wǎng)絡(luò)結(jié)構(gòu)如圖 同理，當 M 為奇數(shù)時，有 （212） M 為奇數(shù)時線性相位型濾波器結(jié)構(gòu) 頻率采樣型系統(tǒng)函數(shù)H(z)可以由單位圓上的樣本得到重建，樣本為M點脈沖響應(yīng)h(n)的M點DFT{H(k),0≤k≤M1}。h(k):第k級抽頭系數(shù)(單位脈沖響應(yīng))。 （27） 這是反對稱脈沖響應(yīng)。а是個常數(shù)。對于M=5。 轉(zhuǎn)置型FIR濾波器結(jié)構(gòu) 級聯(lián)型將系統(tǒng)函數(shù)H(z)轉(zhuǎn)換為具有實系數(shù)的二階節(jié)的積，然后這些二階節(jié)均用直接型實現(xiàn)，整個濾波器作為二階節(jié)的級聯(lián)。 直接型FIR濾波器結(jié)構(gòu)直接FIR模型的一個變型稱為轉(zhuǎn)置FIR濾波器，它是根據(jù)轉(zhuǎn)置定理定義的?！俺轭^延遲線”加法器和乘法器的集合構(gòu)成的。 FIR 濾波器結(jié)構(gòu)FIR濾波器的構(gòu)成形式主要有直接型、級聯(lián)型、線性相位FIR濾波器和頻率采樣型等。FIR 數(shù)字濾波器主要用來實現(xiàn)信號預(yù)處理、 防混疊、帶選、 抽選/插補 、濾波和卷積等功能的。由上面的比較可以看出，F(xiàn)IR濾波器還是存在缺點的，但采用FPGA進行FIR濾波器的設(shè)計，運用FPGA中的算法來提高速度，縮短延遲的時間，可以使FIR濾波器符合指標的要求。不足:，也就是說要設(shè)計一個符合要求的濾波器，F(xiàn)IR系統(tǒng)需要較多乘法器，當以直接回旋運算執(zhí)行時其效率較差。，因而濾波器性能穩(wěn)定。而IIR濾波器需要執(zhí)行無限數(shù)量次卷積。輸入信號進入LTI數(shù)字濾波器后，經(jīng)過一個線性卷積的過程，得到輸出信號，線性卷積過程的定義如下: （21）LTI數(shù)字濾波器通常分為有限脈沖響應(yīng)(FIR)和無限脈沖響應(yīng)(IIR)兩大類。 2 FIR 數(shù)字濾波器設(shè)計理論 數(shù)字濾波器概述數(shù)字濾波器通常應(yīng)用于修正或改變時域或頻域中信號的屬性。為了驗證FIR濾波器的實際濾波效果，實際制作了一個實驗電路，進行了系統(tǒng)測試，對測試結(jié)果進行分析。第三章闡述了一個基于VHDL的低通濾波器的設(shè)計，介紹了VHDL語言以及其開發(fā)環(huán)境，說明具體實現(xiàn)方法，用MATLAB計算出所需參數(shù)，用VHDL語言編程，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設(shè)計。論文主要內(nèi)容包括以下幾個幾部分：第一章緒論第二章介紹數(shù)字濾波器的設(shè)計理論，本章首先介紹了數(shù)字濾波器的基本理論，然后從實際工程設(shè)計出發(fā)提出一個FIR濾波器設(shè)計流程，包括濾波器結(jié)構(gòu)的選擇、濾波器的系數(shù)計算、系數(shù)的量化等，設(shè)計者按照此流程即能設(shè)計出滿足實際性能需求的數(shù)字濾波器。(2 )FIR設(shè)計中的關(guān)鍵技術(shù)—乘法運算的高效實現(xiàn)，并結(jié)合選用的現(xiàn)場可編程邏輯器件的特點，實現(xiàn)乘加運算。本文通過VHDL和MATLABL軟件仿真實現(xiàn)壓電直線微電機控制系統(tǒng)中FIR低通數(shù)字濾波器，使設(shè)計達到最優(yōu)化。隨著數(shù)字信息技術(shù)的發(fā)展，數(shù)字濾波器已在許多領(lǐng)域得到廣泛應(yīng)用。 論文的結(jié)構(gòu)及研究內(nèi)容FIR可以對給定的頻率特性直接進行設(shè)計， FIR濾波器的沖激響應(yīng)是有限長序列，具有嚴格的線性相位特性，其系統(tǒng)函數(shù)為一個多項式，它所包含的極點都位于原點，所以FIR濾波器永遠是穩(wěn)定的。串并結(jié)合的分布式算法是串行分布式算法與并行分布式算法的一個折衷，具體情況不同，效果也不同，缺點是有控電路的加入，增加了電路的復(fù)雜性[s]。串行分布式算法其構(gòu)相對簡單，占用資源少，但是處理速度吞吐量很高。這種方法是目前比較常用的基于FPGA設(shè)計FIR濾波器的方法。分布式算法利用ROM或寄存器將固定系數(shù)的乘累加運算轉(zhuǎn)移成查找表操作，避免了乘法運算。并行乘法速度快，但占用的硬件資源極大。如果每一位的運算需要一個時鐘周期的話，則這乘法器完成一次運算就需要16個時鐘周期。位串行乘法器的實現(xiàn)方法主要是通過對乘法運算進行分解，用加法器來完成乘法功能。由于可編程邏輯器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進行調(diào)整，使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便。第三種是采用市場上通用的FIR濾波器集成電路，但由于它的通用性，很難滿足設(shè)計者獨特的要求。第一種是采用單片機來實現(xiàn)，但單片機的處理速度比較慢。由于這種方法速度慢，難以對信號進行實時處理，因而多用于教學與科研。軟件實現(xiàn)方法是在通用的計算機上用軟件實現(xiàn)。據(jù)分析，在未來，數(shù)字信號處理器將會主宰需要復(fù)雜算法的應(yīng)用領(lǐng)域，而FPGA將會統(tǒng)治更多前端的應(yīng)用，如FIR濾波、CORDIC算法等。FPGA內(nèi)部的功能塊中的SRAM查找表構(gòu)成函數(shù)發(fā)生器，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，如分布式算法(DA)。而在FPGA信號處理和系統(tǒng)方面，有了可喜進展，正在進行與世界先進國家同樣的研究。在許多諸如實時圖像處理、聯(lián)合戰(zhàn)術(shù)無線電統(tǒng)、3G移動通信基站、實時工控系統(tǒng)、衛(wèi)星導航設(shè)備等領(lǐng)域中，F(xiàn)PGA解決方案為數(shù)字信號處理開創(chuàng)了新