【正文】 型系統(tǒng)函數(shù)H(z)可以由單位圓上的樣本得到重建，樣本為M點脈沖響應(yīng)h(n)的M點DFT{H(k),0≤k≤M1}。 （27） 這是反對稱脈沖響應(yīng)。對于M=5。 直接型FIR濾波器結(jié)構(gòu)直接FIR模型的一個變型稱為轉(zhuǎn)置FIR濾波器，它是根據(jù)轉(zhuǎn)置定理定義的。 FIR 濾波器結(jié)構(gòu)FIR濾波器的構(gòu)成形式主要有直接型、級聯(lián)型、線性相位FIR濾波器和頻率采樣型等。由上面的比較可以看出，F(xiàn)IR濾波器還是存在缺點的，但采用FPGA進(jìn)行FIR濾波器的設(shè)計，運用FPGA中的算法來提高速度，縮短延遲的時間，可以使FIR濾波器符合指標(biāo)的要求。，因而濾波器性能穩(wěn)定。輸入信號進(jìn)入LTI數(shù)字濾波器后，經(jīng)過一個線性卷積的過程，得到輸出信號，線性卷積過程的定義如下: （21）LTI數(shù)字濾波器通常分為有限脈沖響應(yīng)(FIR)和無限脈沖響應(yīng)(IIR)兩大類。為了驗證FIR濾波器的實際濾波效果，實際制作了一個實驗電路，進(jìn)行了系統(tǒng)測試，對測試結(jié)果進(jìn)行分析。論文主要內(nèi)容包括以下幾個幾部分：第一章緒論第二章介紹數(shù)字濾波器的設(shè)計理論，本章首先介紹了數(shù)字濾波器的基本理論，然后從實際工程設(shè)計出發(fā)提出一個FIR濾波器設(shè)計流程，包括濾波器結(jié)構(gòu)的選擇、濾波器的系數(shù)計算、系數(shù)的量化等，設(shè)計者按照此流程即能設(shè)計出滿足實際性能需求的數(shù)字濾波器。本文通過VHDL和MATLABL軟件仿真實現(xiàn)壓電直線微電機控制系統(tǒng)中FIR低通數(shù)字濾波器，使設(shè)計達(dá)到最優(yōu)化。 論文的結(jié)構(gòu)及研究內(nèi)容FIR可以對給定的頻率特性直接進(jìn)行設(shè)計， FIR濾波器的沖激響應(yīng)是有限長序列，具有嚴(yán)格的線性相位特性，其系統(tǒng)函數(shù)為一個多項式，它所包含的極點都位于原點，所以FIR濾波器永遠(yuǎn)是穩(wěn)定的。串行分布式算法其構(gòu)相對簡單，占用資源少，但是處理速度吞吐量很高。分布式算法利用ROM或寄存器將固定系數(shù)的乘累加運算轉(zhuǎn)移成查找表操作，避免了乘法運算。如果每一位的運算需要一個時鐘周期的話，則這乘法器完成一次運算就需要16個時鐘周期。由于可編程邏輯器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進(jìn)行調(diào)整，使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便。第一種是采用單片機來實現(xiàn)，但單片機的處理速度比較慢。軟件實現(xiàn)方法是在通用的計算機上用軟件實現(xiàn)。FPGA內(nèi)部的功能塊中的SRAM查找表構(gòu)成函數(shù)發(fā)生器，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，如分布式算法(DA)。在許多諸如實時圖像處理、聯(lián)合戰(zhàn)術(shù)無線電統(tǒng)、3G移動通信基站、實時工控系統(tǒng)、衛(wèi)星導(dǎo)航設(shè)備等領(lǐng)域中，F(xiàn)PGA解決方案為數(shù)字信號處理開創(chuàng)了新的領(lǐng)域，國外有許多院校和科研機構(gòu)在研究基于FPGA的DSP應(yīng)用，我國在DSP技術(shù)起步較早，產(chǎn)品的研究開發(fā)成績斐然，本上與國發(fā)展，而在FPGA方面起步較晚。DSP處理器實質(zhì)上是一種適用于數(shù)字信號處理的單片微處理主要特點是靈活性大，適應(yīng)性強，具有可編程功能，且處理速度較高。這種方法靈活，但實現(xiàn)方法較慢，一般不能實時處理，主要用于教學(xué)和科研。 國內(nèi)外研究的現(xiàn)狀數(shù)字信號處理器具有靈活性、高穩(wěn)定性、可靠性、集成度高等優(yōu)點，促使研究人員不斷對它進(jìn)行研究和開發(fā)。目前，應(yīng)用FPGA來實現(xiàn)FIR濾波器這一新的FIR解決方案目前正處于研究探索階段，隨著大規(guī)模集成電路技術(shù)和 EDA 技術(shù)的發(fā)展 FPGA/CPLD 已被廣泛應(yīng)用于實現(xiàn)全硬件的數(shù)字信號處理器或相應(yīng)的電路模塊， 相對于傳統(tǒng)的專用 DSP 器件， 無論在技術(shù)性能設(shè)計成本、上市速度還是應(yīng)用領(lǐng)域方面。 數(shù)值運算可以通過計算機編寫軟件來實現(xiàn)， 可以通過普通的硬件組合來實現(xiàn)， 也可以用專用的DSP芯片來實現(xiàn) 還可以通過VHDL 等硬件描述語言的設(shè)計。數(shù)字信號處理與模擬信號處理相比有許多優(yōu)點，如相對于溫度和工藝的變化數(shù)字信號要比模擬信號更穩(wěn)健，在數(shù)字表示中，精度可以通過改變信號的字長來更好地控制，所以數(shù)字信號處理技術(shù)可以在放大信號的同時去除噪聲和干擾，而在模擬信號處理技術(shù)中信號和噪聲同時被放大，不利于噪聲和干擾的去除，數(shù)字信號還可以不帶誤差地被存儲和恢復(fù)、發(fā)送和接收、處理和操縱。1 緒論 課題背景及目的在工程技術(shù)領(lǐng)域中幾乎都會涉及到信號的處理問題，數(shù)字濾波器在通訊、 雷達(dá)、 聲納、 遙感、 圖象處理和識別、 語言處理和識別 、地球物理資源考察、 人工智能 、核技術(shù)、 生物醫(yī)學(xué)工程等許多領(lǐng)域得到越來越廣泛的應(yīng)用。根據(jù)處理對象的不同，信號處理技術(shù)分為模擬信號處理系統(tǒng)和數(shù)字信號處理系統(tǒng)。數(shù)字濾波是通過采用數(shù)值運算的方法來達(dá)到濾波目的的，通過一定的運算關(guān)系改變輸入信號所含的頻率成分的相對比例或濾除某些頻率成分，達(dá)到提取和加強信號中的有用成份、消弱無用的干擾成份的目的。 數(shù)字濾波器憑其特有的嚴(yán)格的線性相位和高穩(wěn)定和高精度， 可用快速傅立葉變換FFT 和其它快速算法來實現(xiàn)及設(shè)計靈活和適應(yīng)性強等優(yōu)點，他與模擬濾波相比，有精度高、可靠性高、靈活性好等突出優(yōu)點，可以滿足對幅度和相位的嚴(yán)格要求，還能降低開發(fā)費用，縮短研制到應(yīng)用的時間，在很多領(lǐng)域逐步代替了傳統(tǒng)的模擬信號系統(tǒng)。FIR濾波器在數(shù)字信號處理中有著廣泛的應(yīng)用，因此，研究FRI的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，將數(shù)字信號處理和FPGA的結(jié)合，無論是在理論研究上還是在如通訊、高清晰度電視、雷達(dá)、圖象處理、數(shù)字音頻等實際應(yīng)用上都有著美好的技術(shù)前景和巨大的實用價值的。軟件實現(xiàn)是在通用計算機上執(zhí)行數(shù)字信號處理程序。其中，單片機速度較慢，集成電路雖然性能良好，但通常門限定的某一或某幾個特定功能而設(shè)計，靈活性差，軟件編程的通用數(shù)據(jù)處理芯片(如TMS320CXX)是目前應(yīng)用一種方法?，F(xiàn)場可編程門陣列在器件處理速度等達(dá)到片上系統(tǒng)的要求后，它所具有的系統(tǒng)內(nèi)可重構(gòu)的特性成DSP應(yīng)用的優(yōu)選方案之一?，F(xiàn)在，可編程邏輯器件在密度、性能和功耗上都有顯著的進(jìn)步，為數(shù)字信號處理開創(chuàng)了新的領(lǐng)域，使得構(gòu)造的數(shù)字信號處理系統(tǒng)能夠保持基于軟件的解決方案的靈活性，又能夠接近集成電路的性能。FIR數(shù)字濾波器的實現(xiàn)，大體上可以分為軟件實現(xiàn)和硬件實現(xiàn)兩種。硬件實現(xiàn)是設(shè)計專門的數(shù)字濾波電路，如今FIR濾波器的硬件設(shè)計有多種實現(xiàn)方法。第四種是采用可編程邏輯器件的方法實現(xiàn)可編程邏輯器件在電子技術(shù)領(lǐng)域中的應(yīng)用，為數(shù)字硬件電路系統(tǒng)的設(shè)計帶來了極大的靈活性。由于一個8X8位的乘法器輸出為16位，為得到正確的16位結(jié)果，串行輸入的二進(jìn)制補碼數(shù)要進(jìn)行符號位擴展，即將串行輸入的8位二進(jìn)制補碼前補8個0(對正數(shù)或8個1(對負(fù)數(shù))后才輸入乘法器。隨著濾波器階數(shù)的增加，乘法器的位也變大，硬件規(guī)模將變得十分龐大。分布式算法分為串行分布式算法、串并結(jié)合的分布式算法和并行分布式算法。相對于前兩種方法，分布式算法既可以全串行實現(xiàn)，又可以全并行實現(xiàn)，還可以并行結(jié)合實現(xiàn)，可以在硬件規(guī)模和處理速度之間作出適當(dāng)?shù)恼壑?，是現(xiàn)在被研究的主要方法。在數(shù)字濾波器設(shè)計中，以往都是通過硬件電路來實現(xiàn)其功能，當(dāng)今計算機軟件技術(shù)不斷發(fā)展，應(yīng)用軟件能夠?qū)崿F(xiàn)數(shù)字濾波器的功能和時序仿真，因而直觀再現(xiàn)濾波器性能。(3)采用硬件描述語言(VHDL)，對FIR濾波器進(jìn)行層次化、模塊化、參數(shù)化的邏輯設(shè)計，編制濾波器的各個功能模塊，對設(shè)計模塊在MAX+plusⅡ軟件里進(jìn)行仿真實現(xiàn)，驗證結(jié)果。第四章進(jìn)行FIR濾波器的測試與驗證。最為普通的數(shù)字濾波器就是線性時不變(LTI)濾波器。 FIR濾波器的特點FIR濾波器相對于IIR濾波器的優(yōu)點與不足如下:優(yōu)點:。 以下簡要介紹其結(jié)構(gòu)原理和設(shè)計方案。賦給每個乘法器的操作數(shù)就是一個FIR系數(shù)。 （24）其中K是等于,Bk,1和Bk,2是代表實數(shù)的各二階節(jié)系數(shù)。若FIR因果濾波器的脈沖響應(yīng)h(n)在[0,M1]區(qū)間，線性相位會在h(n)上產(chǎn)生下列影響： （26） 這就是對稱脈沖響應(yīng) 。x(nk):延時k個抽頭的輸入信號。 窗函數(shù)設(shè)計法 窗函數(shù)法的基本思想是，由于濾波器的時間響應(yīng)函數(shù)hd(n)是無限長的，不能用FIR濾波器實現(xiàn)，所以，要截取hd(n)幅度較大的部分，舍棄hd(n)幅度較小部分來近似表示hd(n)。窗函數(shù)不同，窗口寬度不同，實際頻響會有較大區(qū)別。設(shè)計FIR數(shù)字?jǐn)?shù)字濾波器的最簡單的方法是窗函數(shù)，通常也稱之為傅立葉級數(shù)法。實際中的FIR濾波器的頻率特性是理想低通濾波器的幅度頻率特性和窗函數(shù)的幅度頻率特性的復(fù)卷積。旁瓣范圍的面積越大，通帶波動和阻帶的波動就越大，換句話說，阻帶的衰減減小。為了滿足工程上的需要，可以通過改變窗函數(shù)的形狀來改善濾波器的頻率特性，而窗函數(shù)的選擇原則是:1)具有較低的旁瓣幅度，尤其是第一旁瓣的幅度。當(dāng)選用主瓣寬度較窄時，雖然能夠得到比較陡峭的幅度頻率響應(yīng)，但是通帶和阻帶的波動明顯增加。以上是從幅度頻率特性設(shè)計方面對窗函數(shù)提出的要求，實際中設(shè)計FIR濾波器往往要求是線性相位的，因此要求滿足線性相位的條件求滿足: (218)綜上所述，用窗函數(shù)設(shè)計FIR濾波器還有不盡人意之處，例如存在主瓣寬度與旁瓣波動等的矛盾。其次，不能夠同時標(biāo)定波紋因子，在窗函數(shù)設(shè)計法中只能設(shè)定兩種邊緣因子相等。具有這種性質(zhì)的濾波器就稱為等同波紋濾波器，因為近似誤差在通帶和阻帶上都是均勻分布的。由該圖可知，濾波器的基本技術(shù)指標(biāo)包括5個參數(shù):通帶截止頻率，阻帶截止頻率關(guān)，通帶容限。因此，濾波器應(yīng)該設(shè)計成奈奎斯特頻率以上的頻率分量衰減到ADC檢測不到的電平。對于復(fù)雜的系統(tǒng)設(shè)計，必須依靠一種高層的邏輯輸入方式來避免開發(fā)中的錯誤和縮短開發(fā)周期。有專家認(rèn)為，在新的世紀(jì)中，VHDL語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。 VHDL中豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期(設(shè)計尚未完成)，就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進(jìn)行仿真模擬。應(yīng)用EDA工具的邏輯優(yōu)化功能，可以自動地的把一個