【正文】 event and fsclk = ‘1’ thenfor k in 1 to 57 loopaccu:= mulDATA(k) + accu。elsif fsclk event and fsclk =‘1’ thenfor k in 1 to 57 loopmulDATA(k) = RAMDATA(k)*ROMDATA(k)。 正半周采樣for j in 0 to 49 loopFSCLK =‘1’。 sin(180176。 line “000000000010000000100”, sin(176。wr_data: process(rst,fsclk)beginif (rst =‘1’) thenfor k in 1 to 57 loopRAMDATA(k) =＂000000000000000000000＂。 ROMDATA(2) =“000000000001001001110”。向參加論文評(píng)審、答辯的專家和老師表示衷心的感謝！ 參考文獻(xiàn)樊昌信,張甫翊,徐炳祥等. 通信原理[M]. 北京: 國防工業(yè)出版社, 2001.雷伏容. VHDL電路設(shè)計(jì)[M]. 北京: 清華大學(xué)出版社, 2006.Clive “Max” Maxfield著, 杜生海,邢聞譯. FPGA設(shè)計(jì)指南[M]. 北京: 人民郵電出版社, 2007.Uwe MeyerBaese著, 劉凌譯. 數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)[M]. 北京:清華大學(xué)出版社, 2007.朱幼蓮. 線性相位FIR數(shù)字濾波器的CPLD實(shí)現(xiàn)[J ]. 工礦自動(dòng)化, 2005 (1)丁玉美,高西全. 數(shù)字信號(hào)處理[M]. 西安: 西安電子科技大學(xué)出版社, 2004.潘松. VHDL實(shí)用教程[M]. 成都: 電子科技大學(xué)出版社, 2001.盧建國,張澤. FIR線性相位數(shù)字濾波器的CPLD實(shí)現(xiàn)[J]. 內(nèi)蒙古大學(xué)學(xué)報(bào)(自然科學(xué)版), 2002,(03) 單琳娜,李帥,石瑞英. 模塊法設(shè)計(jì)FIR數(shù)字濾波器的一種新方法[J]. 高師理科學(xué)刊, 2005,(02) 凌朝東,劉蓉,林旭. 用CPLD實(shí)現(xiàn)的FIR濾波器[J]. 華僑大學(xué)學(xué)報(bào)(自然科學(xué)版) , 2001,(01)岳學(xué)東,買鵬. 基于MATLAB的FIR數(shù)字濾波器最優(yōu)設(shè)計(jì)[J]. 中國科技信息 , 2005,(08)戴月明,張秀娟. FIR數(shù)字濾波器優(yōu)化設(shè)計(jì)方法[J]. 山東科技大學(xué)學(xué)報(bào)(自然科學(xué)版), 2002,(01) 李永剛,李錦萍. 有限長單位沖激響應(yīng)FIR數(shù)字濾波器線性相位分析和結(jié)構(gòu)圖[J]. 首都師范大學(xué)學(xué)報(bào)(自然科學(xué)版) , 2002,(02)栗瑞芳,付衛(wèi)國. 基于DSP中數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 科技信息, 2006,(12) [15] 林懷蔚,費(fèi)旻,邢瑋. 基于VHDL和MATLAB應(yīng)用結(jié)合的FIR數(shù)字濾波器設(shè)計(jì)[C]. 合肥: 中國科技大學(xué)出版社, 2007[16] Dillinger,. et al. A Logic Synthesis System for VHDL Design Description[J]. IEEE ICCAD89, Santa clara：Calif, 1989附錄A實(shí)現(xiàn)FIR濾波器的源程序subtype ROMbyte is signed (20 downto 0)。設(shè)計(jì)和仿真壓電直線微電機(jī)控制系統(tǒng)中的FIR低通數(shù)字濾波器，實(shí)現(xiàn)用軟件描述硬件的動(dòng)作及其功能，給設(shè)計(jì)帶來極大方便，使設(shè)計(jì)達(dá)到最優(yōu)化。 f=22 kHz時(shí)FIR濾波器輸出由前面的實(shí)驗(yàn)我們可以認(rèn)為：該設(shè)計(jì)所建的模型是正確，實(shí)驗(yàn)方案是合理的、可行的，制作的數(shù)字濾波電路基本達(dá)到設(shè)計(jì)指標(biāo)。高頻信號(hào)濾波情況中，輸入數(shù)據(jù)頻率為截止頻率22kHz。accu:= “000000000000000000000000000000000000000000”。 二是衰減截止高頻信號(hào)達(dá)60dB，實(shí)現(xiàn)數(shù)據(jù)濾波和綜合,下面是實(shí)現(xiàn)其功能代碼:A: filtering_data: process(fsclk)begin process rd_dataif (rst = ‘1’) thenfor k in 1 to 57 loopmulDATA(k) = “000000000000000000000000000000000000000000”。end loop 。 sin(180176。 line “000000000010000000100”, sin(176。RAMDATA(1) = D_in。d_in = sin v(j)?！璫oefficient: process(rst)begin process coefficientif(rst = 39。 n 階FIR濾波器硬件電路 數(shù)據(jù)處理與軟件設(shè)計(jì) MATLAB/Simulink參數(shù)設(shè)置與處理根據(jù)設(shè)計(jì)要求，通過MATLAB/Simulink參數(shù)設(shè)置與處理，得到FIR低通數(shù)字濾波器57個(gè)系數(shù)： VHDL系數(shù)處理程序相關(guān)參數(shù)定義：d_in: 輸入數(shù)據(jù)信號(hào)。每完成一次乘累加操作共需N/2個(gè)時(shí)鐘周期，在第(N/2+1)個(gè)時(shí)鐘周期時(shí)把乘累加的結(jié)果輸出，因此完成一次濾波輸出共需要((N/2+1)個(gè)時(shí)鐘周期。(2)優(yōu)化模塊：優(yōu)化模塊的功能是根據(jù)FIR濾波器h (n)的對(duì)稱特性將濾波器降階，完成輸入求和x(k)+ x(N1k)，對(duì)于本設(shè)計(jì)中的16抽頭的濾波器，即完成x(0)+ x(15), x(2)+ x(14) ...... (3)乘法器模塊： 對(duì)于使用乘法器結(jié)構(gòu)的FIR濾波器，乘法器的實(shí)現(xiàn)對(duì)于系統(tǒng)的性能有很大的影響。設(shè)計(jì)規(guī)范系數(shù)計(jì)算設(shè)計(jì)優(yōu)化硬件實(shí)現(xiàn)及仿真滿足要求？滿足要求？YYNN FIR濾波器設(shè)計(jì)流程 FIR濾波器的設(shè)計(jì)要求數(shù)字濾波器的設(shè)計(jì)步驟為先根據(jù)需要確定其性能指標(biāo)，設(shè)計(jì)一個(gè)系統(tǒng)傳遞函數(shù)H（z）逼近所需要的技術(shù)指標(biāo)，最后采用有限精度算法實(shí)現(xiàn)。因此，通常的做法是首先進(jìn)行功能仿真，待確定設(shè)計(jì)文件所表達(dá)的功能滿足設(shè)計(jì)者原有意圖，即邏輯功能滿足要求后，再進(jìn)行綜合、適配和時(shí)序仿真，以便把握設(shè)計(jì)項(xiàng)目在硬件條件下的運(yùn)行情況?？梢灶A(yù)計(jì)，隨著VHDL93標(biāo)準(zhǔn)的廣泛應(yīng)用以及可編程邏輯器件的不斷推出，VHDL必將在未來的EDA解決方案中發(fā)揮不可替代的作用。 VHDL中豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期(設(shè)計(jì)尚未完成)，就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。對(duì)于復(fù)雜的系統(tǒng)設(shè)計(jì)，必須依靠一種高層的邏輯輸入方式來避免開發(fā)中的錯(cuò)誤和縮短開發(fā)周期。由該圖可知，濾波器的基本技術(shù)指標(biāo)包括5個(gè)參數(shù):通帶截止頻率，阻帶截止頻率關(guān)，通帶容限。其次，不能夠同時(shí)標(biāo)定波紋因子，在窗函數(shù)設(shè)計(jì)法中只能設(shè)定兩種邊緣因子相等。當(dāng)選用主瓣寬度較窄時(shí)，雖然能夠得到比較陡峭的幅度頻率響應(yīng)，但是通帶和阻帶的波動(dòng)明顯增加。旁瓣范圍的面積越大，通帶波動(dòng)和阻帶的波動(dòng)就越大，換句話說，阻帶的衰減減小。設(shè)計(jì)FIR數(shù)字?jǐn)?shù)字濾波器的最簡單的方法是窗函數(shù)，通常也稱之為傅立葉級(jí)數(shù)法。 窗函數(shù)設(shè)計(jì)法 窗函數(shù)法的基本思想是，由于濾波器的時(shí)間響應(yīng)函數(shù)hd(n)是無限長的，不能用FIR濾波器實(shí)現(xiàn)，所以，要截取hd(n)幅度較大的部分，舍棄hd(n)幅度較小部分來近似表示hd(n)。若FIR因果濾波器的脈沖響應(yīng)h(n)在[0,M1]區(qū)間，線性相位會(huì)在h(n)上產(chǎn)生下列影響： （26） 這就是對(duì)稱脈沖響應(yīng) 。賦給每個(gè)乘法器的操作數(shù)就是一個(gè)FIR系數(shù)。最為普通的數(shù)字濾波器就是線性時(shí)不變(LTI)濾波器。(3)采用硬件描述語言(VHDL)，對(duì)FIR濾波器進(jìn)行層次化、模塊化、參數(shù)化的邏輯設(shè)計(jì)，編制濾波器的各個(gè)功能模塊，對(duì)設(shè)計(jì)模塊在MAX+plusⅡ軟件里進(jìn)行仿真實(shí)現(xiàn)，驗(yàn)證結(jié)果。相對(duì)于前兩種方法，分布式算法既可以全串行實(shí)現(xiàn)，又可以全并行實(shí)現(xiàn)，還可以并行結(jié)合實(shí)現(xiàn)，可以在硬件規(guī)模和處理速度之間作出適當(dāng)?shù)恼壑裕乾F(xiàn)在被研究的主要方法。隨著濾波器階數(shù)的增加，乘法器的位也變大，硬件規(guī)模將變得十分龐大。第四種是采用可編程邏輯器件的方法實(shí)現(xiàn)可編程邏輯器件在電子技術(shù)領(lǐng)域中的應(yīng)用，為數(shù)字硬件電路系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。FIR數(shù)字濾波器的實(shí)現(xiàn)，大體上可以分為軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)兩種?，F(xiàn)場可編程門陣列在器件處理速度等達(dá)到片上系統(tǒng)的要求后，它所具有的系統(tǒng)內(nèi)可重構(gòu)的特性成DSP應(yīng)用的優(yōu)選方案之一。軟件實(shí)現(xiàn)是在通用計(jì)算機(jī)上執(zhí)行數(shù)字信號(hào)處理程序。 數(shù)字濾波器憑其特有的嚴(yán)格的線性相位和高穩(wěn)定和高精度， 可用快速傅立葉變換FFT 和其它快速算法來實(shí)現(xiàn)及設(shè)計(jì)靈活和適應(yīng)性強(qiáng)等優(yōu)點(diǎn)，他與模擬濾波相比，有精度高、可靠性高、靈活性好等突出優(yōu)點(diǎn)，可以滿足對(duì)幅度和相位的嚴(yán)格要求，還能降低開發(fā)費(fèi)用，縮短研制到應(yīng)用的時(shí)間，在很多領(lǐng)域逐步代替了傳統(tǒng)的模擬信號(hào)系統(tǒng)。根據(jù)處理對(duì)象的不同，信號(hào)處理技術(shù)分為模擬信號(hào)處理系統(tǒng)和數(shù)字信號(hào)處理系統(tǒng)。數(shù)字信號(hào)處理與模擬信號(hào)處理相比有許多優(yōu)點(diǎn)，如相對(duì)于溫度和工藝的變化數(shù)字信號(hào)要比模擬信號(hào)更穩(wěn)健，在數(shù)字表示中，精度可以通過改變信號(hào)的字長來更好地控制，所以數(shù)字信號(hào)處理技術(shù)可以在放大信號(hào)的同時(shí)去除噪聲和干擾，而在模擬信號(hào)處理技術(shù)中信號(hào)和噪聲同時(shí)被放大，不利于噪聲和干擾的去除，數(shù)字信號(hào)還可以