【正文】 列芯片性能XC9500XV系列的常見(jiàn)型號(hào)有XC9536XV，XC9572XV，XC95144 XV等，其主要性能表如表29所示。XC9500 系列的常見(jiàn)型號(hào)有XC9536，XC9572，XC95144等， 其主要性能如表27所示。另外5V產(chǎn)品已經(jīng)不推薦使用，而XC9500XL系列目前仍然是Xilinx主要的CPLD產(chǎn)品。與競(jìng)爭(zhēng)CPLD產(chǎn)品相比，XC9500系列在每個(gè)密度點(diǎn)都提供了多12%以上的邏輯資源，而且不需要額外的成本。（1）XC9500系列XC9500低成本CPLD系列采用Flash工藝，提供了當(dāng)今前沿系統(tǒng)設(shè)計(jì)所需要的高性能、豐富的性能組合以及靈活性。FeatureEPM240/GEPM570/GEPM1270/GEPM2210/G邏輯單元 (LE)2405701,2702,210等效宏單元（Macrocell）1924409801,700最大用戶IO80160212272內(nèi)置Flash大小(bit)8K8K8K8K管腳到管腳延時(shí)(ns)2. Xilinx公司的CPLD器件Xilinx公司是FPGA的發(fā)明者，老牌FPGA公司，是最大可編程邏輯器件供應(yīng)商之一。該系列器件性價(jià)比不錯(cuò)，是未來(lái)幾年主流器件，推薦使用，不過(guò)MAXII容量較大，對(duì)于只需要幾十個(gè)邏輯單元的簡(jiǎn)單邏輯應(yīng)用，建議使用小容量的EPM3000A系列芯片。該系列產(chǎn)品為：EPM240/G、EPM570/G 、EPM1270/G、EPM240/G等。MAXII 。 表25 MAX7000系列部分芯片性能MAX70000可用門宏單元邏輯陣列塊管腳到管腳延時(shí)最高頻率(MHz)用戶I/O封裝EPM7032600322636PLCC44/TQFP44/PQFP44EPM70641,2506446365268PLCC44/TQFP44PLCC68PLCC84/TQFP100（3）MAX II系列在近15年CPLD發(fā)展和創(chuàng)新的基礎(chǔ)上，Altera公司推出了低成本的CPLD—— MAX Ⅱ器件，這些器件采用新的LUT體系，使其裸片尺寸僅為同樣工藝器件的1/4。該系列產(chǎn)品為：EPM706EPM703EPM709EPM725EPM719EEPM7160E、EPM7128E、EPM7160S、EPM7128S、EPM7064S、EPM7032S、EPM7192S、EPM7256S。 表24 MAX3000A系列部分芯片性能MAX3000A可用門宏單元邏輯陣列塊管腳到管腳延時(shí)最高頻率用戶I/O封裝EPM3032A60032232PLCC44/TQFP44EPM3064A1,2506443466PLCC44/TQFP44TQFP100（2）MAX7000系列基于高性能低功耗CMOS EEPROM技術(shù)的MAX7000系列提供了高性能的邏輯解決方案，密度從60010000個(gè)可用門不等（32512個(gè)宏單元），同時(shí)MAX7000系列的同一密度產(chǎn)品還提供多種封裝形式，對(duì)于各種應(yīng)用具有相當(dāng)靈活的適應(yīng)性。該系列產(chǎn)品為：EPM3032A、 EPM3064A、 EPM3128A、 EPM3256A 和EPM3512A。（1）MAX3000A系列、4層金屬Flash工藝的MAX3000A系列CPLD，密度從32512個(gè)宏單元，同時(shí)提供商用和工業(yè)級(jí)產(chǎn)品，非常適用于成本控制嚴(yán)格的應(yīng)用。其主要CPLD產(chǎn)品為：MAX3000A/MAX7000/MAX 174。每個(gè)I/O引腳都有一個(gè)三態(tài)緩沖器，它能由全局輸出使能信號(hào)中的一個(gè)控制，或者把使能端直接連接到地或電源上。這種互連機(jī)制有很大的靈活性，它允許在不影響引腳分配的情況下改變內(nèi)部的設(shè)計(jì)。圖217 MAX7000系列的單個(gè)宏單元結(jié)構(gòu)3. 可編程連線陣列PIA可編程連線陣列的作用是為各邏輯宏單元之間以及邏輯宏單元和I／O單元之間提供互連網(wǎng)絡(luò)。l 快速輸入選擇器：用來(lái)選擇觸發(fā)器的數(shù)據(jù)輸入信號(hào)，通過(guò)編程可以選擇來(lái)自宏單元的邏輯輸入或來(lái)自I/O引腳的快速輸入。l 復(fù)位信號(hào)選擇器：用來(lái)選擇觸發(fā)器的復(fù)位信號(hào)，通過(guò)編程可以選擇全局復(fù)位或乘積項(xiàng)復(fù)位。如果不需要觸發(fā)器，也可以將此觸發(fā)器旁路，信號(hào)直接輸給PIA或輸出到I/O腳。 并聯(lián)擴(kuò)展項(xiàng)是利用一些宏單元中未使用的乘積項(xiàng)直接分配到鄰近的宏單元中，以實(shí)現(xiàn)邏輯資源共享。盡管大多數(shù)的邏輯功能可以用每個(gè)宏單元中的5各乘積項(xiàng)來(lái)實(shí)現(xiàn)，但對(duì)于某些乘積項(xiàng)大于5項(xiàng)的復(fù)雜邏輯函數(shù)，則需要采用附加乘積項(xiàng)來(lái)補(bǔ)充。其中，邏輯陣列組成與陣列，為乘積項(xiàng)選擇矩陣提供5個(gè)乘積項(xiàng)；乘積項(xiàng)選擇矩陣用來(lái)實(shí)現(xiàn)5個(gè)乘積項(xiàng)的邏輯函數(shù)，或?qū)⑦@5個(gè)乘積項(xiàng)作為可編程寄存器的控制信號(hào)，實(shí)現(xiàn)寄存器的復(fù)位、置位、時(shí)鐘輸入和時(shí)鐘使能等功能。每個(gè)宏單元有邏輯陣列（Logic Array）、乘積項(xiàng)選擇矩陣（Product Term Select Matrix）、擴(kuò)展乘積項(xiàng)（Expanders）、可編程寄存器（Programmable Register）和4個(gè)數(shù)據(jù)選擇器（Select）等功能模塊組成，其結(jié)構(gòu)圖如圖217所示。每個(gè)LAB的輸入信號(hào)可以是：來(lái)自的PIA的36個(gè)通用邏輯輸入信號(hào)；用于寄存器輔助功能的全局控制信號(hào)；從I／O引腳到寄存器的直接輸入信號(hào)。圖216 基于乘積項(xiàng)的CPLD內(nèi)部結(jié)構(gòu)1. 邏輯陣列塊LAB從圖216中可以看出：每16個(gè)宏單元可組成一個(gè)邏輯陣列塊LAB（Logic Array Block），各個(gè)LAB可通過(guò)可編程連線陣PIA（Programmable Interconnect Array）和全局總線連接在一起。I/O控制塊負(fù)責(zé)I/O的電氣特性控制，比如可以設(shè)定集電極開(kāi)路輸出，擺率控制，三態(tài)輸出等。圖211中蘭色部分是多個(gè)宏單元的集合（因的為宏單元較多，沒(méi)有一一畫出）。它主要由邏輯陣列塊(LAB, Logic Array Block)、 宏單元（Macro cells)、可編程連線（PIA，Programmable Interface Array)和I/O控制塊等四部分組成。Altera的MAX7000S系列具有一定的代表性，這里以此為例介紹CPLD的結(jié)構(gòu)和工作原理。 CPLD的基本結(jié)構(gòu)與工作原理目前，生產(chǎn)CPLD器件的著名公司主要有Altera、Xilinx、Lattice,Cypress等公司。 CPLDCPLD即Complex Programmable Logic Device復(fù)雜可編邏輯器件。表23 OLMC的工作模式AC0AC1(n)工作模式等效電路圖01專用輸入如圖215（a）所示00專用組合輸出如圖215（b）所示11選通組合輸出如圖215（c）所示10寄存器型輸出如圖215（d）所示（a） 專用輸入模式 （b） 專業(yè)組合輸出模式（c）選通組合輸出模式 （d） 寄存器型輸出模式圖215 GAL器件OLMC的四種工作模式GAL已經(jīng)被淘汰，其原因很簡(jiǎn)單：l 密度低，規(guī)模小，加密功能不夠理想；l 各宏單元中觸發(fā)器時(shí)鐘信號(hào)公用，且只能外加，因此只能作為同步時(shí)序電路使用；l 各宏單元的同步預(yù)置端也連在一起，大大限制了GAL的使用；l 每個(gè)宏單元只有一條向與陣列反饋的通道，所以O(shè)LMC利用率很低。通過(guò)對(duì)OLMC中四個(gè)數(shù)據(jù)選擇器在控制信號(hào)AC0 、AC1（n）作用下的分析，可知在AC0 、AC1（n）可編程結(jié)構(gòu)控制位的控制下，輸出邏輯宏單元（OLMC）可配置成四種不同的工作模式，即專用輸入（禁止OLMC輸出）、專用組合輸出、選通組合輸出、寄存器型輸出模式。 AC1（n）=10，F(xiàn)MUX的輸出為D觸發(fā)器的輸出端；當(dāng)AC0 AC1（n）=00，F(xiàn) MUX的輸出為0；當(dāng)AC0反饋數(shù)據(jù)選擇器FMUX，它根據(jù)的不同取值選擇不同的信號(hào)反饋到與陣列，控制信號(hào)為AC0 、AC1（n）和AC1（m）。AC1(n)= 10時(shí)，TSMUX的輸出為0E,三態(tài)輸出緩沖電路輸出由OE來(lái)控制；當(dāng)AC0AC1(n)=00時(shí)，TSMUX的輸出為VCC,三態(tài)輸出緩沖電路輸出為OMUX的反相輸出；當(dāng)AC0三態(tài)數(shù)據(jù)選擇器TSMUX，是一個(gè)四選一數(shù)據(jù)選擇器，控制信號(hào)為AC0和AC1（n）。從圖214可以看出，控制信號(hào)和AC1（n）經(jīng)或非門后接至OMUX的選擇控制端。此時(shí)，與陣列的第一乘積項(xiàng)成為三態(tài)數(shù)據(jù)選擇器TSMUX的輸入信號(hào)，以備選作輸出三態(tài)數(shù)據(jù)選擇器的編程使能控制信號(hào)。只要AC0和AC1（n）中有任何一個(gè)為0時(shí)，PTMUX的選擇端為1，此時(shí)第一乘積項(xiàng)被選中成為或門的一項(xiàng)輸入。圖214 輸出邏輯宏單元乘積項(xiàng)數(shù)據(jù)選擇器PTMUX，用來(lái)控制來(lái)自與陣列的第一乘積項(xiàng)的作用，控制信號(hào)為AC0和AC1（n）。（4）四個(gè)數(shù)據(jù)選擇器每個(gè)OLMC中有四個(gè)多路開(kāi)關(guān)MUX, FIMUX用于控制第一乘積項(xiàng)；TSMUX用于選擇輸出三態(tài)緩沖器的選通信號(hào)；FMUX決定反饋信號(hào)的來(lái)源；OMUX用于選擇輸出信號(hào)是組合邏輯的還是寄存邏輯的。（3）D觸發(fā)器：對(duì)或門的輸出狀態(tài)起記憶作用，使GAL能配置成時(shí)序邏輯電路。OLMC主要由一個(gè)8輸入或門、一個(gè)異或門、四個(gè)多路選擇器和一個(gè)D觸發(fā)器四個(gè)部分組成，它們的作用如下： （1）8輸入或門：構(gòu)成了GAL的或門陣列；（2）異或門：用來(lái)控制輸出的極性，其輸入為或門的輸出B和控制字XOR(n)，兩者經(jīng)異或后分別輸出到D觸發(fā)器的D輸入端及輸出數(shù)據(jù)選擇器OMUUX的一個(gè)輸入端。圖213 GAL16V8的邏輯電路圖GAL16V8有八個(gè)輸出邏輯宏單元OLMC12～OLMC19,它們的內(nèi)部結(jié)構(gòu)完全相同，如圖214所示。GAL16V8的邏輯電路圖如圖213所示，它有16 個(gè)輸入引腳（其中八個(gè)為固定輸入引腳，即2腳～9腳）和八個(gè)輸出引腳，即12腳～19腳。常用的GAL芯片有GAL16VGAL20V8等，下面我們簡(jiǎn)單介紹一下GAL的內(nèi)部結(jié)構(gòu)