eda技術(shù)及應(yīng)用課程實訓(xùn)指導(dǎo)書-文庫吧資料
2024-11-16 07:38本頁面
【正文】 個 “ 復(fù)位 ” 按鈕，使亮點回到中心，取勝計數(shù)器也要設(shè)置一個 “ 復(fù)位 ” 按鈕，使之能清零。 由一個控制電路指示誰勝誰負(fù)，當(dāng)亮點移到任一方終端時，由控制電路產(chǎn)生一個信號，使計數(shù)器停止計數(shù)。 用可逆計數(shù)器的加、減計數(shù)輸入端分別接受兩路脈沖信號，可逆計數(shù)器原始輸出狀態(tài)為0000，經(jīng)譯碼器輸出，使中間一只二極管發(fā)亮。 用數(shù)碼管顯示獲勝者的盤數(shù) 。 游戲雙方各持一個按鈕，迅速地、不斷地按動，產(chǎn)生脈沖，誰按得快，亮點就向誰的方向移動，每按一次，亮點移動一次。 設(shè)計四 拔河游戲機 設(shè)計一個能進行拔河游戲的電路。 第 6 頁 共 16 頁 當(dāng)主控門關(guān)閉時，計數(shù)器停止計數(shù)，顯示器顯示記錄結(jié)果，此時控制電路輸出一個置零信號，將計數(shù)器和所有觸發(fā)器復(fù)位，為新的一次采樣做好準(zhǔn)備。 時基信號經(jīng)控制電路產(chǎn)生閘門信號至主控門，只有在閘門信號采樣期間內(nèi) (時基信號的一個周期 )，輸入信號才通過主控門。 被測頻率信號取自實驗箱晶體振蕩器輸出信號，加到主控門的輸入端。 教學(xué)提示 : 脈沖信號的頻率就是在單 位時間內(nèi)所產(chǎn)生的脈沖個數(shù)，其表達式為， f為被測信號的頻率，N為計數(shù)器所累計的脈沖個數(shù)， T為產(chǎn)生 N個脈沖所需的時間。 測量的頻率范圍是 0?999999Hz。 注意各部分的關(guān)系，由低位到高位逐級設(shè)計、調(diào)試。 時鐘顯示使用數(shù)碼管顯示。 教學(xué)提示 : 時鐘源使用頻率為 。 能用計數(shù)器構(gòu)成十進制、六十進制、十二進制等所需進制的計數(shù)器。 設(shè)計二 數(shù)字鐘 設(shè)計一個能顯示 1/10秒、秒、分、時的 12小時數(shù)字鐘。 形成第一搶答信號后，用編碼、譯碼及數(shù)碼顯示電路顯示第一搶答者的組別，用第一搶答信號推動揚聲器發(fā)出音響。 設(shè)置一個計分電路，每組開始預(yù)置 100分，由主持人記分，答對一次 加 10分，答錯一次減 10分。 設(shè)置一個主持人 “ 復(fù)位 ” 按鈕。 第 5 頁 共 16 頁 附錄 一 :EDA 課程設(shè)計參考題目 設(shè)計一 數(shù)字式競賽搶答器 設(shè)計一個可容納 6組 (或 4組 )參賽的數(shù)字式搶答器，每組設(shè)一個按鈕，供搶答使用。 《基于 CPLD/FPGA 的數(shù)字通信系統(tǒng)建模與設(shè)計》 作者： 段吉海 黃智偉 電子工業(yè)出版社 出版日期： 2020 年 8 月 本書主要介紹了基于 CPLD/FPGA芯片和利用 VHDL語言實現(xiàn)對常見數(shù)字通信單元及 系統(tǒng)的建模與設(shè)計。 《 VHDL 數(shù)字系統(tǒng)設(shè)計與高層次綜合》 林敏等編著 202001 著重介紹高層次的系統(tǒng)設(shè)計方法 ,適合中大規(guī)模 FPGA的設(shè)計者和 VHDL中高級用戶閱讀。 《 CPLD/FPGA 的開發(fā)與應(yīng)用》 徐志軍等編著，電子工業(yè)出版社， 20207 本書介紹 Xilinx公司的可編程邏輯器件和 Foundation 開發(fā)系統(tǒng)的使用。后半部的提高篇是作者經(jīng)驗的總結(jié)，值得一讀。本書對 VHDL仿真和綜合論述的也非常好，有很多實際運用的例子，適合各類層次的 VHDL用戶閱讀。 張勇 。 張勇 。 高明遠 。 張松 。 董蜂 。 Protel DXP 基礎(chǔ)教程 毛潮土 。教師根據(jù)學(xué)生設(shè)計全過程的表現(xiàn)和驗收情況給出綜合成績。 三、 考核與成績 評定 設(shè)計全部完成后，須經(jīng)教師驗收。 （二）指導(dǎo)與答疑 每天都有教師現(xiàn)場答疑，學(xué)生有疑難問題可找教師答疑。 2) 基于 MAXPLUS Ⅱ +FPGA 的數(shù)字系統(tǒng)設(shè)計部分 ① 報告內(nèi)容包括設(shè)計過程、軟件仿真的結(jié)果及分析、硬件仿真結(jié)果及分析； ② 要有整體電路原理圖、各模塊原理圖； ③ 軟件仿真包括各個模塊的仿真和整體電路的仿真，對仿真過程及結(jié)果必須要有必要的說明； ④ 硬件仿真要給出各個輸入信號的具體波形和輸出信號的測試結(jié)果。 1） PROTEL DXP 部分 報告內(nèi)容包括：簡述從原理圖繪制到印制電路板設(shè)計制作的基本流程。 ③ 答辯要原理正確、內(nèi)容充實、思路清晰、語言標(biāo)準(zhǔn)規(guī)范 。 2. 要求 （ 1）實訓(xùn)要求 第 2 頁 共 16 頁 1） PROTEL DXP 部分 使用 PROTEL DXP進行一般電子線路 原理圖繪制和印刷電路板（ PCB:PRINTED CIRCUIT BOARD）設(shè)計 2） 基于 MAXPLUS Ⅱ +FPGA 的數(shù)字系統(tǒng)設(shè)計部分 ① 設(shè)計報告要方案合理、原理 可行、參數(shù)準(zhǔn)確、結(jié)論正確。 選題見附錄（也可自擬課題，但需經(jīng)指導(dǎo)教師批準(zhǔn)），最多三人一題 。 二、 內(nèi)容 、 要求 與 主要教學(xué)環(huán)節(jié) 安排 1. 內(nèi)容 本次實訓(xùn)內(nèi)容主要由兩部分構(gòu)成： （ 1） 學(xué)習(xí)使用 PROTEL DXP 進行電子線路 原理圖繪制和印刷電路板（ PCB:PRINTED CIRCUIT BOARD）設(shè)計 。 （ 4）使 初學(xué)者 能夠應(yīng)用 VHDL 語言和 EDA 軟件進行電子 系統(tǒng)的 設(shè)計 。 （ 2） 掌握利用 PROTEL DXP 進行電路原理圖繪制和印刷電路板（ PCB:PRINGTED CIRCUIT BOARD）設(shè)計的基本流程及技法 。 總的來說， EDA 技術(shù)課程實訓(xùn) 的目的是鞏固 初學(xué)者 本門課程所學(xué)的知識；對 初學(xué)者 進行設(shè)計技能、查閱資料、繪圖及編寫 報告 的初步訓(xùn)練； 是實施
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1