【正文】 0個(gè) LE的最大 Cyclone器件中，可以將多個(gè) Nios II處理器集成到一個(gè) Cyclone器件中。 表 212 Cyclone器件支持的單端 I/O信號(hào)標(biāo)準(zhǔn) I/O 標(biāo)準(zhǔn) 傳輸頻率 /MHz 典 型 應(yīng) 用 SSTL3 Classamp。單端 I/O 可以提供比差分 I/O 更強(qiáng)的電流驅(qū)動(dòng)能力，主要應(yīng)用在與高性能存儲(chǔ)器的接口中，如雙數(shù)據(jù)速率（ DDR）的 SDRAM和 FCRAM器件。表 211列出了 Cyclone器件內(nèi)部 LVDS和 RSDS數(shù)據(jù)通道的 數(shù)目及數(shù)據(jù)傳輸速度。與單端的 I/O標(biāo)準(zhǔn)相比，這些內(nèi)置于 Cyclone 器件內(nèi)部的 LVDS 緩沖器保持了信號(hào)的完整性，并具有更低的電磁干擾（ EMI）和更低的電源功耗。 g1 247。 m 247。 Cyclone器件可以支持最多 129個(gè)通道的 LVDS和 RSDS a Cyclone器件內(nèi)的 LVDS媛沖器，時(shí)鐘 0 時(shí)鐘 1 全局時(shí)鐘 全局時(shí)鐘 I/O 緩沖 8 247?？删幊陶伎毡仁沟面i相環(huán)可以產(chǎn)生不同占空比的輸出時(shí)鐘。它一般用于系統(tǒng)控制和同步整個(gè)板子上的其他不同器件?？删幊桃葡嗵匦砸话阌糜谄ヅ淠切╆P(guān)鍵時(shí)序路徑上時(shí)鐘沿的約束，如建立時(shí)間和保持時(shí)間的約束。 Cyclone的鎖相環(huán)具有可編程移相的能力。II， LVDS 表中 m、 n 除法計(jì)數(shù)器和后比例計(jì)數(shù)器的范圍從 1~32；最小的項(xiàng)移為 vc0周期除以 80，如果以度為單位增加， Cyclone 器件的輸出至少可以以 45176。 表 210 Cyclone器件鎖相環(huán)特性 特性 鎖相環(huán)支持 時(shí)鐘倍頻及分頻 m、 n 除法計(jì)數(shù)器和后比例計(jì) 數(shù)器 相移 分辨率最高到 150ps 遞增 可編程占空比 3 內(nèi)部時(shí)鐘輸出數(shù)目 2 片外時(shí)鐘輸出數(shù)目 最多 1 對(duì)差分或一個(gè)單端信號(hào) 輸入、輸出時(shí)鐘可支持 I/O 標(biāo)準(zhǔn) LVTTL， LVCMOS， ， ， SSTL2ClassIamp。每個(gè)鎖相環(huán)有一對(duì)片外時(shí)鐘輸出管腳，該輸出管腳可以支持表 210所示的多種 I/O標(biāo)準(zhǔn)。通過(guò)時(shí)分復(fù)用，可以用較少的邏輯資源來(lái)實(shí)現(xiàn)所需要 的功能，因此可以利用這種共享資源的方法來(lái)增加芯片內(nèi)的可用資源 。鎖相環(huán)提供兩個(gè)比例因子分別為 m 和 n的除法計(jì)數(shù)器，其中的 m， n和后比例計(jì)數(shù)器（ g0， g1和 e）可以設(shè)置成從 1~32之間的任意整數(shù)。 Cyclone 的鎖相環(huán)電路具有時(shí)鐘合成功能，內(nèi)部實(shí)際運(yùn)行的時(shí)鐘可以不同于輸入的時(shí)鐘頻率。 Cyclone器件內(nèi)置最多 2個(gè)增強(qiáng)型鎖相環(huán)，可給用戶提供高性能的時(shí)鐘管理能力，如頻率合成、可編程移相、片外時(shí)鐘輸出、可編程占空比、失 鎖檢測(cè)以及高速差分時(shí)鐘信號(hào)的輸入和輸出等。 表 28 Cyclone器件支持的通信協(xié)議 協(xié)議 E1 E3 T1 T3 STM0 STM1 STM4 STM16 最大帶寬 /Mbps 2488 表 29 Cyclone器件支持的通信接口協(xié)議 協(xié)議 POSPHY Lebe12 POSPHY Lebe13 UTOPLA Lebe12 UTOPLA Lebe13 最大帶寬 /Mbps 622 2488 622 2488 總線寬度 16 8/32 8/16 8/16/32 VCCIO 總線保持電路 VCCIO 可編程 上拉電阻 可選的 PCI 嵌位二極管 送往 /來(lái)自 可編程邏輯 每個(gè)輸入有兩個(gè)獨(dú)立的延時(shí)通道 EDA 實(shí)驗(yàn)指導(dǎo)書(shū) 10 POSPHY和 UTOPIA協(xié)議分別為 SONET/SDH和異步傳輸模式（ ATM）提供物理層和鏈路層的接口，可以在 Cyclone器件中實(shí)現(xiàn)。E1和 E3是歐洲數(shù)字傳輸標(biāo)準(zhǔn)； T1和 T3是相應(yīng)的北美數(shù)字傳輸標(biāo)準(zhǔn)； SONET/SDH是光纖上的數(shù)字傳輸標(biāo)準(zhǔn)。 Cyclone器件可以用來(lái)實(shí)現(xiàn)與 PHY 器件的總線控制和接口功能 。 表 27 Cyclone器件支持的串行總線接口 協(xié)議 SPI I2C IEEE1394 最大帶寬（ Mbps） 1 400 480 通過(guò)在 Cyclone器件中實(shí)現(xiàn) SPI和 I2C標(biāo)準(zhǔn)，可以在集成電路、處理器和外設(shè)之間提供一個(gè)低速的通信鏈路。如果結(jié)合針對(duì) Cyclone器件優(yōu)化的 IP核，用戶可以很容易地在 Cyclone芯片中實(shí)現(xiàn)以太網(wǎng)的 MAC功能。 3. 10/100及千兆以太網(wǎng)：以太網(wǎng)是局域網(wǎng)（ LAN）中使用最廣泛的訪問(wèn)方式，其定義的標(biāo)準(zhǔn)是 標(biāo)準(zhǔn)。為了提供最大的靈活性，每個(gè)輸入信號(hào)都可以通過(guò)兩個(gè)獨(dú)立的延時(shí)路徑輸入到不同的芯片區(qū)域，如圖 9所示。 Cyclone器件兼容 PCI 局部總線規(guī)范 ，支持高達(dá) 33MHz的 32位 PCI總線。 Altera 也為這方面的應(yīng)用提供了一系列的專門針對(duì) Cyclone FPGA結(jié)構(gòu)優(yōu)化的 IP核。 支持的接口及協(xié)議 Cyclone器件支持多種串行總線和網(wǎng)絡(luò)接口，還支持廣泛的通信協(xié)議，如以太網(wǎng)協(xié)議。的相移，輸出使能邏輯用來(lái)滿足前后緩沖的時(shí)序要求 。 圖 6 DQS和 DQ信號(hào)引腳 圖 7 外部存儲(chǔ)器讀操作 圖 8顯示了往外部存儲(chǔ)器寫(xiě)入一個(gè)比特?cái)?shù)據(jù)的寫(xiě)操作。 DQS信號(hào)位于輸入的 DQ 信號(hào)的中央，用來(lái)驅(qū)動(dòng)器件內(nèi)的全局時(shí)鐘網(wǎng)絡(luò)。每個(gè)器件最多可支持 48個(gè) DQ引腳和對(duì)應(yīng) 8個(gè) DQS引腳，支持一個(gè) 32位寬的具有糾錯(cuò)能力的雙列存儲(chǔ)器模塊（ DIMM）。每一個(gè) I/O區(qū)包含兩套接口信號(hào)引腳，每套引腳含 1個(gè)數(shù)據(jù)采樣信號(hào)（ DQS）引腳和 8個(gè)關(guān)聯(lián)數(shù)據(jù)（ DQ）引腳。如果再結(jié)合針對(duì) Cyclone器件優(yōu)化的即取即用的 IP（ Intellectual Property）控制器核，工程師可以在18 7 7 21 21 22 40 數(shù)據(jù)存儲(chǔ) 乘法器 □ 寄存器 加法和乘累加 EDA 實(shí)驗(yàn)指導(dǎo)書(shū) 8 幾分鐘之內(nèi)將一個(gè) SDRAM和 FCRAM的功能合并到一個(gè)系統(tǒng)之中。與 SDRAM類似， FCRAM支持在 時(shí)鐘的上下兩個(gè)沿進(jìn)行數(shù)據(jù)交換，適用于流水線存儲(chǔ)和預(yù)置數(shù)所操作，與 SDRAM 架構(gòu)的存儲(chǔ)器相比，所需的訪問(wèn)時(shí)鐘周期大大減少。 FCRAM 則是一種延遲時(shí)間較低、基于 SRAM功能架構(gòu)的存儲(chǔ)器件。表 26匯總了在 Cyclone器件的 M4K塊中可以實(shí)現(xiàn)的乘法器的數(shù)量。這兩種不同的實(shí)現(xiàn)方法提供了等待時(shí)間、存儲(chǔ)器利用率和乘法器尺寸上的靈活性。軟乘法器可以根據(jù)所需數(shù)據(jù)位寬、系數(shù)位寬來(lái)定制，并且根據(jù)需要選擇精度。它為設(shè)計(jì)工程師提供了靈活的硬件解決方案，能夠?qū)崿F(xiàn)設(shè)計(jì)中所需的多個(gè)乘法器。從器件的任何位置都可以訪問(wèn)這些時(shí)鐘線，它們的驅(qū)動(dòng)源可以是輸入引腳、鎖相環(huán)的輸出時(shí)鐘、 DDR/PCI接口的輸入信號(hào)以及內(nèi)部邏輯生成的輸出信號(hào)，如圖 4所示。 Cyclone器件的容量最小為 2910個(gè)邏輯單元及 59904B存儲(chǔ)器，最大為 20200個(gè)邏輯單元和邏輯陣列 塊 (ALB) M4K RAM塊 I/O單元 PLLs EDA 實(shí)驗(yàn)指導(dǎo)書(shū) 7 294912B存儲(chǔ)器。 Cyclone器件支持 32B/66MHz PCI接口。 圖 3 EP1C20器件平面圖 I/O塊配備了專門的外部存儲(chǔ)器接口電路。這些 I/O塊支持一系列單端和差分I/O電平標(biāo)準(zhǔn)，包括 SSTL SSTL3以及最高 311Mbps的 LVDS接口標(biāo)準(zhǔn)。 Cyclone架構(gòu)如圖 3所示，垂直結(jié)構(gòu)的邏輯單元（ LE）、嵌入式存儲(chǔ)塊和鎖相環(huán)（ PLL）周圍環(huán)繞著 I/O 單元（ IOE），高效的內(nèi)部連續(xù)和低延時(shí)的時(shí)鐘網(wǎng)絡(luò)保證了每個(gè)結(jié)構(gòu)單元之間時(shí)鐘和數(shù)據(jù)信號(hào)的連通性。 Cyclone器件設(shè)計(jì)時(shí)選擇了較小的封裝形式，以提供給用戶足夠的 I/O管腳和良好的功耗特性。 低成本 FPGA的設(shè)計(jì)過(guò)程要面臨許多的挑戰(zhàn)，其中最具挑戰(zhàn)性的就是如何在性能、特性以及價(jià)格中間找到一個(gè)合適的定位。 Cyclone器件支持多種 I/O 標(biāo)準(zhǔn)，包括 640Mbps的LVDS，以及頻率為 33MHz和 66MHz、數(shù)據(jù)寬度為 32位和 64 位的 PCI。 EDA 實(shí)驗(yàn)指導(dǎo)書(shū) 6 圖 2 SOPC系統(tǒng)開(kāi)發(fā)流程 Cyclone 器件 Cyclone現(xiàn)場(chǎng)可編程門 陣列系列基于 、 m全銅層 SRAM工藝，其密度增加至 20200個(gè)邏輯元件（ LE）， RAM增加至 228KB。硬件（按照習(xí)慣說(shuō)法，將一個(gè)SOPC系統(tǒng)中的 Nios II CPU和外設(shè)等統(tǒng)稱為硬件，雖然它也是由軟件來(lái)實(shí)現(xiàn)的；而在這個(gè)系統(tǒng)上運(yùn)行的程序稱為軟件）開(kāi)發(fā)主要是創(chuàng)建 Nios II系統(tǒng)，作為應(yīng)用程序運(yùn)行的平臺(tái)；軟件開(kāi)發(fā)主要是根據(jù)系統(tǒng)應(yīng)用的需求，利用 C/C++語(yǔ)言和系統(tǒng)所帶的 API（ Appilcation Programming Interface，應(yīng)用程序接口）函數(shù)編寫(xiě)實(shí)現(xiàn)特定功能的程序。 只有按照一定的編碼規(guī)則編寫(xiě)的 IP核代碼才具有較好的可讀性，易于修改并且具有較強(qiáng)的可復(fù)用性，同時(shí)也可獲得較高的綜合性能和仿真效果。一般以門級(jí)電路網(wǎng)表的形式提供給用戶 。其提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件。軟 IP核也稱為虛擬組件（ Virtual Component ,VC）。據(jù)此，用戶可以綜合出正確的門電路級(jí)設(shè)計(jì)網(wǎng)表，并可以進(jìn)行后續(xù)的結(jié)構(gòu)設(shè)計(jì)，具有很大的靈活性。 IP核模塊有行為、結(jié)構(gòu)和物理三級(jí)不同程度的設(shè)計(jì)，對(duì)應(yīng)描述功能 行為的不同分為三類，即完成行為描述的軟核（ Soft IP Core）、完成結(jié)構(gòu)描述的固核（ Firm IP Core）和基于物理描述并經(jīng)過(guò)工藝驗(yàn)證的硬核（ Hard IP Core）。半導(dǎo)體產(chǎn)業(yè)的 IP 定義為用于 ASIC， ASSP 和 PLD等當(dāng)中預(yù)先設(shè)計(jì)好的電路模塊。 HardCopy就是利用原有的 FPGA開(kāi)發(fā)工具，將成功實(shí)現(xiàn)于 FPGA器件上的 SOPC 系統(tǒng)通過(guò)特定的技術(shù)直接向 ASIC 轉(zhuǎn)化，從而克服傳統(tǒng) ASIC設(shè)計(jì)中普遍存在的問(wèn)題。最具有代表性的嵌入式軟核處理器是 Altera公司的 Nios II軟核處理器。在第一種實(shí)現(xiàn)方案中，由于硬核是預(yù)先植入的，其結(jié)構(gòu)不能改變，功能也相對(duì)固定，無(wú)法裁減硬件資源，而且此類硬核多來(lái)自第三方公司，其知識(shí)產(chǎn)權(quán)費(fèi)用導(dǎo)致成本的增加。這樣就能使得 FPGA靈活的的硬件設(shè)計(jì)和硬件實(shí)現(xiàn)與處理器強(qiáng)大的軟件功能結(jié)合，高效地實(shí)現(xiàn) SOPC系統(tǒng)。目前最常用的嵌入式系統(tǒng)大多采用了含有 ARM 的 32 位知識(shí)產(chǎn)權(quán)處理器核的器件。 圖 1 大容量的 FPGA的 SOPC結(jié)構(gòu)圖 EDA 實(shí)驗(yàn)指導(dǎo)書(shū) 5 SOPC 技術(shù)實(shí)現(xiàn)方式 SOPC技術(shù)實(shí)現(xiàn)方式一般分為三種。 SOPC技術(shù)具有如此多的優(yōu)點(diǎn)，已經(jīng)成為嵌入式系統(tǒng)領(lǐng)域中一個(gè)新的研究熱點(diǎn)，并代表了未來(lái)半導(dǎo)體產(chǎn)業(yè)的一個(gè)發(fā)展方向。利用相關(guān)設(shè)計(jì)工具（如 DSP Buider）可以很方便地把現(xiàn)有的數(shù)字信號(hào)處理 IP核添加到工程中去； SOPC一般采用大容量 FPGA（如 Altera公司的 Cyclone， Stratix等系列）作為載體，除了在一片 FPGA中定制 MCU處理器和 DSP功能模塊外，可編程器件內(nèi)還具有小容量高速 RAM資源和部分可編程模擬電路，還可以設(shè)計(jì)其他邏輯功能模塊。目前，在大容量 FPGA中可以嵌入 16位或 32位的 MCU，如 Altera公司的 Nios II處理器； DSP對(duì)海量數(shù)據(jù)快速處理的優(yōu)異性能主要在于它的流水線計(jì)算技術(shù)，只要規(guī)律的加減乘除等運(yùn)算才容量實(shí)驗(yàn)流水線的計(jì)算方式，這種運(yùn)算方式也較容量用 FPGA的硬件門電路來(lái)實(shí)現(xiàn)。因而， MCU， DSP， FPGA的結(jié)合是未來(lái)嵌入式系統(tǒng)發(fā)展的趨勢(shì)。 近年來(lái)， MCU， DSP和 FPGA在現(xiàn)代嵌入式系統(tǒng)中都扮滿著非常重要的角色，它們都具有各自的特點(diǎn)但又不能兼顧。 隨著百萬(wàn)門級(jí)的 FPGA 芯片、功能復(fù)雜的 IP 核、可重構(gòu)的嵌入式處理器核以及各種功能強(qiáng)大的開(kāi)發(fā)工具的出現(xiàn)， SOPC 已成為一種一般單位甚至個(gè)人都可以承擔(dān)和實(shí)現(xiàn)的設(shè)計(jì)方法。 SOPC是 SOC 發(fā)展的新階段，代表了當(dāng)今電子設(shè)計(jì)的發(fā)展方向。美國(guó) Altera 公司在 2020 年提出的 SOPC（ System On Programmable Chip，片上可編程系統(tǒng)）技術(shù)則提供了另一種有效的解決方案，即用大規(guī)?？删幊唐骷?FPGA來(lái)實(shí)驗(yàn) SOC的功能。所以 ，要實(shí)驗(yàn) SOC，首先必須重點(diǎn)研究器件的結(jié)構(gòu)與設(shè)計(jì)技術(shù)、 VLSI 設(shè)計(jì)技術(shù)、工藝兼容技術(shù)、信號(hào)處理技術(shù)、測(cè)試與封裝技術(shù)等，這就需要規(guī)模較大的專業(yè)設(shè)計(jì)隊(duì)伍，相對(duì)較長(zhǎng)的開(kāi)發(fā)周期和高昂的開(kāi)發(fā)費(fèi)用，并且涉及到大量集成電路后端設(shè)計(jì)和微電子技術(shù)的專門知識(shí)，因此設(shè)計(jì)者在轉(zhuǎn)向 SOC的過(guò)程中也面臨著巨大的困難。 SOC是將大規(guī)模的數(shù)字邏輯和嵌入式處理器整合在單個(gè)芯片上，集合模擬部件，形成模數(shù)混合、軟硬件結(jié)合的完整的控制和處理片上系統(tǒng)。如何利用這一幾乎無(wú)限的晶體管集成度，就成了電子工程師的一項(xiàng)重大挑戰(zhàn)。t access selected programming hardware Error: Operation failed”則可能是因?yàn)槟褂玫奈C(jī)有病毒值入 SRAM 中，請(qǐng)更換微機(jī)再試或殺毒重試。再在彈出的窗口中點(diǎn)擊 ―Hradware Stup‖，彈出 ’Hardware Stup’對(duì)話框點(diǎn)擊 Add Hardware… ,將 Hardware type 設(shè)置為 ―ByteBl