【正文】 閥值選擇為大于 ，紅指示燈亮來指示，介于二者之間的為高阻，黃指示燈亮來指示，一般懸空狀態(tài)為高阻態(tài)。 9 信號(hào)調(diào)節(jié)模塊 主要用來對(duì)信號(hào)調(diào)節(jié)，下面左圖功能是把輸入信號(hào)的電平抬高，即把直流分量疊加到輸入信號(hào)中，調(diào)節(jié) FW3 可以改變疊加的直流分量大小。該模塊可對(duì)差模輸入信號(hào)進(jìn)行濾波，若是單端輸入，一端輸入信號(hào)而另一端接地。一旦時(shí)鐘源電源打開時(shí)就有信號(hào)輸入到 核心芯片上，影響 對(duì)芯片的配置，所以在對(duì)核心芯片下載時(shí)最好關(guān)閉時(shí)鐘源電源開關(guān)。當(dāng)打開 TPW1 電源開關(guān)時(shí)，時(shí)鐘源模塊開始工作，正常工作時(shí)指示燈 TL1 亮。以上的時(shí)鐘信號(hào)可以分為 3 組，分別為 TJ TJ TJ3 為一組； TJ TJ TJ6 為一組； TJ TJ TJ9為一組，如下圖所示，分別連接到核心芯片 A（ EP1K30QC208）的 GCK1， GCK2， GCK3。時(shí)鐘源模塊共有三組 “時(shí)鐘信號(hào) ”源（每組分為低中高頻段），在該模塊中由 12MHZ、 的晶體通過 RC振蕩電路、 74LS393 分頻電路依次得到各種不同時(shí)鐘信號(hào)。另外 I/O12I/O27 在模擬信號(hào)源模塊的上方通過插孔引出。12V 供電，在做實(shí)驗(yàn)時(shí)一定要打開該電源，否則沒有結(jié)果輸出。為了產(chǎn)生比較好的波形，我們可以把輸出經(jīng)過實(shí)驗(yàn)箱的濾波模塊濾波產(chǎn)生更好的模擬信號(hào)。該芯片把數(shù)字量轉(zhuǎn)化為電流量，通過運(yùn)放轉(zhuǎn)換為電壓輸出。目前我們常用的數(shù)字存 儲(chǔ)示波器的原理可以在此實(shí)現(xiàn)，可以用核心芯片來設(shè)計(jì) A/D 接口電路與存儲(chǔ)電路，把采集到的數(shù)據(jù)存儲(chǔ)起來，要觀察時(shí)通過 D/A 輸出，這樣可以完成數(shù)字存儲(chǔ)示波器的功能，有興趣的同學(xué)不妨在實(shí)驗(yàn)三十的基礎(chǔ)上進(jìn)行設(shè)計(jì)。高速的模數(shù)轉(zhuǎn)換器，實(shí)驗(yàn)時(shí)從插孔輸入模擬信號(hào)，輸入信號(hào)幅度要求控制在05V。設(shè)計(jì)中我們關(guān)注的是在選中哪一位時(shí)送什么字符，如我們?cè)跀?shù)碼管 SM8SM1 中分別顯示 07 字符，則位選為 000 時(shí)我們送出 0 字符的段碼，選中到其它位選時(shí)對(duì)應(yīng)送出相應(yīng)字符即完成了顯示功能。在送出的位選足夠快的情況下，人眼就分辨不出是一位一位顯示出來的，給人的感覺是一起顯示的。液晶 I/O 分布原理圖如下所示： 十字連接插座引腳如右圖所示： 定義引腳順序?yàn)椋? 從下到上，從左到右 5 數(shù)碼管顯示模塊 此模塊的 I/O 分布原理圖如下圖所示： 8 個(gè)數(shù)碼管（ SM8SM1）為共陰數(shù)碼管（段碼為高電平點(diǎn)亮數(shù)碼管）， I/O2I/O0（對(duì)應(yīng)74138 的 C、 B、 A）為數(shù)碼管位選， 位選對(duì)應(yīng)的數(shù)碼管關(guān)系如下表所示： 接口序號(hào)（硬件接口管腳號(hào)） 數(shù)碼管選中狀態(tài)，可顯示 I/O2(C) I/O1(B) I/O0(A) 1 1 1 SM8 1 1 0 SM7 1 0 1 SM6 1 0 0 SM5 0 1 1 SM4 0 1 0 SM3 0 0 1 SM2 0 0 0 SM1 I/03I/O10(對(duì)應(yīng)數(shù)碼管 ah)為段碼，數(shù)碼管結(jié)構(gòu)圖如下圖所示： 另外還有 I/O11 在此模塊通過插孔引出，開放出 I/O11。 液晶顯示模塊 液晶為選配器件，型號(hào)為 FM12232B(或兼容型號(hào)器件都可以 )，在配置好液晶后才可以做液晶顯示控制實(shí)驗(yàn)，該類型液晶的具體工作原理可參考附帶光盤中提供的資料（和實(shí)驗(yàn)四十三源程序放在一起），液晶設(shè)計(jì)內(nèi)容詳見實(shí)驗(yàn)說明。 針對(duì)實(shí)驗(yàn)箱可以自行開發(fā)適配板，其目標(biāo)芯片下載接口遵守如下定義： 1 2 3 4 5 6 7 8 9 10 ALTERA TCK GND TDO NC TMS NC NC DB7 TDI NC LATTICE TDI GND NC TMS TCK isPEN TDO XILINX TDI GND TMS TCK NC TDO NC 注：表中 “”表示該公司部分下載接口引腳連接在一起； NC 表示懸空，不接。選擇不同的跳線 XK1（ 5V）、 XK2（ ）、 XK3()或 XK4()，可以對(duì)不同芯核電壓的 CPLD/FPGA 器件進(jìn)行在系統(tǒng)編程和配置。 配置全面 衡量 CPLD/FPGA 重要參數(shù)除了可用邏輯資源外就是它的速度等級(jí)，尤其是它突出的并行處理和控制能力，已使 CPLD/FPGA 在高層次上得到廣泛應(yīng)用， EDAE 實(shí)驗(yàn)箱作為一個(gè) EDA 開發(fā)平臺(tái)或工具箱，還 能支持高頻系統(tǒng)，實(shí)驗(yàn)箱配有 100M 標(biāo)準(zhǔn)信號(hào)源，同時(shí)可以接入更高的頻率段信號(hào) ,并能實(shí)現(xiàn)倍頻功能 ,這樣無疑提供了一個(gè)深入學(xué)習(xí) EDA技術(shù)更加廣闊全面的開發(fā)平臺(tái)。另外主板系統(tǒng)電源是可調(diào) 的，可以滿足不同電壓的系統(tǒng)電路，尤其是低電壓系統(tǒng)。特別是低芯核電壓的 FPGA/CPLD 器件已成為當(dāng)今電子設(shè)計(jì)開發(fā)和應(yīng)用的主流，主板系統(tǒng)完全適應(yīng)這一發(fā)展趨勢(shì)，具備了對(duì) 5V、 、 、 不同芯核電壓的 FPGA/CPLD 器件編程下載和實(shí)驗(yàn)開發(fā)的全兼容功能。 良好的混合電壓（ MV）兼容功能 綠色能源電子系統(tǒng)要求器件低功耗、低噪聲和高電磁兼容性。 數(shù)字 EDA 與模擬 EDA 混合實(shí)驗(yàn)與開發(fā) 除了主板的模數(shù)轉(zhuǎn)換實(shí)驗(yàn)，如果配以模擬 EDA 器件適配板，就能在主板系統(tǒng)上完成模擬 EDA 實(shí)驗(yàn)或模數(shù)混合實(shí)驗(yàn)的開發(fā)。比如：一個(gè)實(shí)驗(yàn)箱有 8 個(gè)數(shù)碼管，若在一個(gè)系統(tǒng)設(shè)計(jì)中，要用到 16 個(gè)數(shù)碼管，可以不用另外購(gòu)買做成擴(kuò)展板這么麻煩，可以用兩 2 個(gè)實(shí)驗(yàn)箱級(jí)聯(lián)來完成。 主板中所有 I/O 口開放 鑒于工具箱的本質(zhì)，則在實(shí)現(xiàn)免連線功能的同時(shí)，通過插孔開放出所有 I/O 口，開放出主板系統(tǒng)的所有資源，實(shí)現(xiàn)工具化的本質(zhì)。 ? 適用范圍面寬： 由于電子自動(dòng)化設(shè)計(jì)的高速發(fā)展，應(yīng)用面在不斷展寬，作為工具箱可以適應(yīng)各方面的開發(fā)與應(yīng)用。 在主板系統(tǒng)基礎(chǔ)上可以任意擴(kuò)展不同系統(tǒng)，體現(xiàn)出基本實(shí)驗(yàn)系統(tǒng)僅是 EDA 技術(shù)的開發(fā)工具，比如 主板 +單片機(jī) +擴(kuò)展板 構(gòu) 成單片機(jī)系統(tǒng)，以及 主板 +CPLD/FPGA+ 單片機(jī)、主板 +DSP+單片機(jī)、主板+CPLD/FPGA+DSP 等 多重系統(tǒng) 。 ? 配置靈活： 主板是一個(gè)標(biāo)準(zhǔn)配置系統(tǒng)，是一個(gè)最簡(jiǎn) EDA 工具系統(tǒng)，包含了核心芯片 A（ EP1K30QC208），在不需要適配板 B 與擴(kuò)展板 C 的情況下可以完成 EDA 教學(xué)的基本要求。目 錄 第一部分 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)簡(jiǎn)介 ....................................................................... 1 一、 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)特點(diǎn) ................................................................... 1 二、 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)主板 組成 ...................................................... 3 三、 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)各功能模塊介紹 ............................................... 4 四、實(shí)驗(yàn)箱配置說明 .................................................................................... 17 五、選配的適配板與擴(kuò)展板功能介紹及使用 說明 .................................... 17 六、主板系統(tǒng) I/O 分布 ................................................................................ 19 七、 實(shí)驗(yàn)注意事項(xiàng) ...................................................................................... 25 第二部分 實(shí)驗(yàn)部分 .................................................................................................... 26 實(shí)驗(yàn)一 MaxplusII 軟件入門并設(shè)計(jì) 1 位半加器 ..................................... 26 實(shí)驗(yàn)二 七人表決器 ...................................................................................... 27 實(shí)驗(yàn)三 序列信號(hào)發(fā)生器 ............................................................................ 28 實(shí)驗(yàn)四 基本組合邏輯電路的 VHDL 模型 .................................................... 30 實(shí)驗(yàn)五 基本時(shí)序邏輯電路的 VHDL 模型 .................................................... 36 實(shí)驗(yàn)六 Moore 型有限狀態(tài)機(jī)的設(shè)計(jì) ........................................................... 55 實(shí)驗(yàn)七 Melay 型有限狀態(tài)機(jī)的設(shè)計(jì) ........................................................... 58 實(shí)驗(yàn)八 數(shù)字鐘 .............................................................................................. 61 實(shí)驗(yàn)九 交通燈實(shí)驗(yàn) ...................................................................................... 62 實(shí)驗(yàn)十 “梁?！睒非葑嚯娐吩O(shè)計(jì) .......................................................... 64 1 第一部分 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)簡(jiǎn)介 一、 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)特點(diǎn) 采用 主板 A（基本實(shí)驗(yàn)系統(tǒng)） +適配板 B（擴(kuò)展板） +擴(kuò)展板 C（適配板） 的結(jié)構(gòu) 實(shí)驗(yàn)系統(tǒng)主板結(jié)構(gòu)如圖 1 所示。采用 主板 A（基本實(shí)驗(yàn)系統(tǒng)） +適配板 B（擴(kuò)展板） +擴(kuò)展板 C（適配板） 的結(jié)構(gòu)，配置靈活，可擴(kuò)展性強(qiáng)， 專業(yè)和應(yīng)用范圍適用面寬，體現(xiàn)出 EDA 實(shí)驗(yàn)箱 工具化的本質(zhì)。無論現(xiàn)代 CPLD/FPGA 芯片怎樣發(fā)展，主板系統(tǒng)僅是一個(gè)最簡(jiǎn)工具系統(tǒng)，不存在被市場(chǎng)淘汰的問題，也避免了用戶需要升級(jí)時(shí)重復(fù)投資去購(gòu)買新的型號(hào)，重復(fù)學(xué)習(xí)另一套系統(tǒng)，走入一個(gè)主系統(tǒng)不斷升級(jí)、學(xué)校老師精力無限重復(fù)投入的怪圈。這種結(jié)構(gòu)可以開發(fā)各種適配板與擴(kuò)展板，可以建立不同的方案來滿足要求，充分體現(xiàn) EDA 工具箱的本質(zhì)。比如： ? EDA 與 VHDL 教學(xué)實(shí)驗(yàn)； ? 普通數(shù)字電路課程實(shí)驗(yàn)； ? 電子設(shè)計(jì)競(jìng)賽； ? 科研或研究生培訓(xùn)； ? 基于 EDA 的電子產(chǎn)品或 SOC 開發(fā)； ? 現(xiàn)代計(jì) 算機(jī)組成原理實(shí)驗(yàn)； ? 現(xiàn)代 DSP 實(shí)驗(yàn)開發(fā)； ? 通 信實(shí)驗(yàn)與 語音實(shí)驗(yàn) 設(shè)計(jì)； ? SOC、 SOPC、 ASIC 實(shí)驗(yàn)室建設(shè)等。同時(shí)，也 實(shí)現(xiàn)了實(shí)驗(yàn)箱與實(shí)驗(yàn)箱的級(jí)聯(lián) ， 成為更大的主板系統(tǒng)， 使資源更豐富，使系統(tǒng)設(shè)計(jì)成為可能。若用到更多數(shù)碼管，可以用更多的實(shí)驗(yàn)箱級(jí)聯(lián)，諸如這樣的級(jí)聯(lián)，可以構(gòu)成更復(fù) 雜的多重系統(tǒng)，使大型 EDA 實(shí)驗(yàn)室成為可能。 3 編程下載通用性強(qiáng) 主板系統(tǒng)含 FPGA/CPLD 通用下載編程模塊，可用于對(duì) Altera 、 Lattice、 Xilinx 等多家國(guó)際著名的 PLD 公司幾乎所有 isp 或現(xiàn)場(chǎng)配置的 CPLD/FPGA 進(jìn)行編程下載，包括可對(duì)不同工作電壓 CPLD/FPGA 的編程，且在編程中無須作任何跳線切換即能自動(dòng)識(shí)別主系統(tǒng)上的芯片，安全 可靠，適合學(xué)生高密度的實(shí)驗(yàn)操作。因此低電壓器件的使用將更加重要和普遍，如筆記本電腦、嵌入式系統(tǒng)等，其中的主要器件皆為低電壓器件。因此，用戶可避免單 5V 的 EDA 實(shí)驗(yàn)系統(tǒng)過時(shí)淘汰之慮。 基于 EDA 技術(shù)的 免連線實(shí)驗(yàn)系統(tǒng) 為了實(shí)現(xiàn) EDA 實(shí)驗(yàn)系統(tǒng)的工具性特點(diǎn)，提高免連線的靈活性，采用可編程的核心芯片對(duì)外圍資源進(jìn)行靈活配置，采用這種 EDA 技術(shù)，用戶只需對(duì)核心芯片重新配置，即可連接成不同的實(shí)驗(yàn)系統(tǒng)或多重實(shí)驗(yàn)系統(tǒng)，從而滿足不同方面的需要。 二、 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)主板組成 ? 通用編程模塊 ? 液晶顯示模塊 ? 數(shù)碼管顯示模塊 ? A/D、 D/A 轉(zhuǎn)換模塊 ? LED 顯示模塊 ? 數(shù)字可調(diào)信號(hào)源 ? 濾波模塊 ? 信號(hào)調(diào)節(jié)模塊 ? 邏輯筆模塊 ? 配置模塊 ? 模式選擇模塊 ? 模擬信號(hào)源 ? 44 鍵盤模塊 ? 開關(guān)按鍵