【正文】 規(guī)定各狀態(tài)轉(zhuǎn)換方式 CASE current_state IS WHEN st0=ALE=39。則進(jìn)入通道 IN1 Q = REGL。模擬信號進(jìn)入通道 IN0；當(dāng) ADDA=39。 當(dāng) ADDA=39。 轉(zhuǎn)換后數(shù)據(jù)輸出鎖存時鐘信號 BEGIN ADDA = 39。 SIGNAL REGL : STD_LOGIC_VECTOR(7 DOWNTO 0)。 ARCHITECTURE behav OF ADCINT IS TYPE states IS (st0, st1, st2, st3,st4) 。 觀察數(shù)據(jù)鎖存時鐘 Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 數(shù)據(jù)輸出 3態(tài)控制信號 ADDA : OUT STD_LOGIC。 8個模擬信號通道地址鎖存信號 START : OUT STD_LOGIC。 狀態(tài)機(jī)工作時鐘 EOC : IN STD_LOGIC。 ENTITY ADCINT IS PORT(D : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 【例 】 LIBRARY IEEE。當(dāng)模擬量送至某一輸入端 (如 IN1 或 IN2 等 )，由 3 位地址信號選擇，而地址 信號由ALE 鎖存； EOC 是轉(zhuǎn)換情況狀態(tài)信號，當(dāng)啟動轉(zhuǎn)換約 100μs 后， EOC 產(chǎn)生一個負(fù)脈沖，以示轉(zhuǎn)換結(jié)束；在EOC 的上升沿后，若使輸出使能信號 OE 為高電平，則控制打開三態(tài)緩沖器，把轉(zhuǎn)換好的 8 位數(shù)據(jù)結(jié)果輸至數(shù)據(jù)總線，至此 ADC0809 的一次轉(zhuǎn)換結(jié)束。轉(zhuǎn)換時間約 100μs，含鎖存控制的 8 路多路開關(guān)，輸出有三態(tài)緩沖器控制，單 5V電源供電。 二、 實驗儀器 計算機(jī)、 Max+plusII 或 QuartusII 軟件、 EDA 試驗箱、示波器。 設(shè)計 A/D 轉(zhuǎn)換器 ADC0809 的采樣控制電路。 實驗十三 模擬信號檢測 一、實驗?zāi)康? 掌握狀態(tài)機(jī)設(shè)計方法。 按一定延時顯示； 錯誤 !未找到引用源。其頂層電路原理圖如圖 所示。 用 FPGA 芯片設(shè)計地址發(fā)生器，從 LPM_ROM 中讀取點陣字模數(shù)據(jù)。字庫格式如圖 所示。所以其掃描譯碼地址是 4 位信號線。 三、實驗內(nèi)容 原理： 1616 掃描 LED 點陣的工作原理同 8 位掃描數(shù)碼管類似。 加強(qiáng)對用 FPGA 產(chǎn)生總線，地址定 位的理解。 掌握 LPM_ROM 數(shù)據(jù)讀取時序的控制方式的 VHDL 描述方法。 圖 數(shù)字鐘參考設(shè)計原理圖 自行 設(shè)定實驗步驟和 設(shè)計紀(jì)錄方式，完成實驗報告 四、實驗研究與思考 層次化設(shè)計與模塊化設(shè)計有何優(yōu)點？ 掃描電路實現(xiàn)顯示功能的潛在好處？ 19 實驗十二 字符發(fā)生器 一、實驗?zāi)康? 了解點陣字符產(chǎn)生和顯示的原理。掃描顯示設(shè)計請參考實驗十。讓幾個學(xué)生分做和調(diào)試其中之一，然后再將各模塊和起來聯(lián)試。 內(nèi)容 （ 1）根據(jù)電路特點，可在教師指導(dǎo)下用層次設(shè)計概念。 二、實驗儀器 計算機(jī)、 Max+plusII 或 QuartusII 軟件、 EDA 試驗箱。 LED 燈的花樣顯示。 繼續(xù)鞏固多位共陰極掃描顯示數(shù)碼管的驅(qū)動，及編碼。 圖形設(shè)計和 VHDL 語言設(shè)計編程各有什么優(yōu)點，混合編程時應(yīng)注意些什么問題？ 應(yīng)用狀態(tài)機(jī)設(shè)計時序電 路需要注意哪些問題？ 實驗十一 數(shù)字鐘 一、實驗?zāi)康? 掌握多位計數(shù)器相連的設(shè)計方法。兩位數(shù)碼管掃描顯示十進(jìn)制 00～ 99，實驗參考原理圖，如圖 所示： 圖 兩位十進(jìn)制計數(shù)器 設(shè)計參考原理圖 用 VHDL 語言的狀態(tài)機(jī)方法實現(xiàn)同步清零七進(jìn)制計數(shù)器和用 74161 計數(shù)器加譯碼的方法實現(xiàn)異步清零七進(jìn)制計數(shù)器，計數(shù)按 0、 1變化的七進(jìn)制計時器，兩種方法同時顯示。將兩個 74161 串接成典型的同步計數(shù)器； muxh14 完成掃描數(shù)據(jù)切換；兩位數(shù)碼管同時顯示 00～ FF。其中，計數(shù)時鐘頻率 CLK2Hz；掃描時鐘頻率 40Hz；四位 JK 觸發(fā)器接成異步計數(shù)器； SEL0～ SEL2 為掃描地址（控制八位數(shù)碼管的掃描順序和速度）； A……G 為顯示譯碼輸出，代表數(shù)碼管的八個段位（ a,b,c,d,e,f,g）；八位數(shù)碼管同時順序顯示 0～ F。 用 JK 觸發(fā)器設(shè)計異步四位二進(jìn)制加法計數(shù)器。 二、實驗儀器 計算機(jī)、 Max+plusII 或 QuartusII 軟件、 EDA 試驗箱。 理解時序電路和同步計數(shù)器加譯碼電路的聯(lián)系，設(shè)計任意編碼計數(shù)器。 了解同步計數(shù)器，異步計數(shù)器的使用方法。程序中 CNT8 是一個 3 位計數(shù)器，作掃描計數(shù)信號，由進(jìn) 程 P2生成；進(jìn)程 P3 是 7段譯碼查表輸出程序，與例 518 相同；進(jìn)程P1是對 8 個數(shù)碼管選通的掃描程序，例如當(dāng) CNT8 等于 001 時， K2 對應(yīng)的數(shù)碼管被選通，同時， A 被賦值3，再由進(jìn)程 P3譯碼輸出 1001111，顯示在數(shù)碼管上即為 ―3‖；當(dāng) CNT8 掃變時，將能在 8 個數(shù)碼管上顯示數(shù)據(jù)： 13579BDF 。 END。 END CASE 。 WHEN 15 = SG = 1110001。 WHEN 13 = SG = 1011110。 WHEN 11 = SG = 1111100。 WHEN 9 = SG = 1101111。 WHEN 7 = SG = 0000111。 WHEN 5 = SG = 1101101。 WHEN 3 = SG = 1001111。 WHEN 1 = SG = 0000110。 END PROCESS P2 。 THEN CNT8 = CNT8 + 1。EVENT AND CLK = 39。 END PROCESS P1。 WHEN OTHERS = NULL 。 WHEN 111 = BT = 10000000 。 WHEN 110 = BT = 01000000 。 WHEN 101 = BT = 00100000 。 WHEN 100 = BT = 00010000 。 WHEN 011 = BT = 00001000 。 WHEN 010 = BT = 00000100 。 WHEN 001 = BT = 00000010 。 BEGIN P1： PROCESS( CNT8 ) 編碼器 BEGIN CASE CNT8 IS WHEN 000 = BT = 00000001 。 ARCHITECTURE one OF SCAN_LED IS SIGNAL CNT8 : STD_LOGIC_VECTOR(2 DOWNTO 0)。 段控制信號輸出 BT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。 ENTITY SCAN_LED IS PORT ( CLK : IN STD_LOGIC。 USE 。緩沖器中的數(shù)據(jù)可以通過不同方式鎖入，如來自 A/D采樣的數(shù)據(jù)、來自分時鎖入的數(shù)據(jù)、來自串行方式輸入的數(shù)據(jù)，或來自單片機(jī)等。將實驗過程和實驗結(jié)果寫進(jìn)實驗報告。將 GW48EDA 系統(tǒng)左下方的撥碼開關(guān)全部向上撥，這時實驗系統(tǒng)的 8 個數(shù)碼管構(gòu)成圖 的電路結(jié)構(gòu)，時鐘 CLK 可選擇 clock0，通過跳線選擇 16384Hz 信號。對該例進(jìn)行編輯、編 譯、綜合、適配、仿真，給出仿真波形。其 VHDL 示例程序如程序 所示。如在某一時刻， k3 為高電平，其余選通信號為低電平，這時僅 k3 對應(yīng)的數(shù)碼管顯示來自段信號端的數(shù)據(jù)，而其它 7 個數(shù)碼管呈現(xiàn)關(guān)閉狀態(tài)。 三、實驗內(nèi)容 圖 所示的是 8 位數(shù)碼掃描顯示電路，其中每個數(shù)碼管的 8 個段： h、 g、 f、 e、 d、 c、 b、 a（ h 是小數(shù)點）都分別連在一起， 8 個數(shù)碼管分別由 8個選通信號 k k …k8 來選擇。 自行 設(shè)定實驗步驟和 設(shè)計紀(jì)錄方式，完成實驗報告 四、實驗研究與思考 時序電路的設(shè)計與組合電路的設(shè)計有何差別 ? 時序電路的同步設(shè)計和異步設(shè)計有何不同？ 異步設(shè)計的競爭冒險現(xiàn)象如何產(chǎn)生，應(yīng)該如何克服競爭冒險現(xiàn)象？ 13 實驗九 掃描顯示驅(qū)動電路 一、實驗?zāi)康? 了解實驗系統(tǒng)中 8 位八段數(shù)碼 管顯示模塊的工作原理； 掌握計數(shù)器和地址發(fā)生器的 VHDL 描述方法； 掌握 LED 數(shù)碼管 7 段譯碼器的 VHDL 描述方法； 掌握編碼器的 VHDL 描述方法； 設(shè)計標(biāo)準(zhǔn)掃描驅(qū)動電路模塊，以備后面實驗用。 圖 觸發(fā)器設(shè)計參考電路 編譯、仿真、管腳鎖定和器件編成下載后進(jìn)行硬件測試并紀(jì)錄測試結(jié)果到下列各觸發(fā)器的真值表中。 二、實驗儀器 計算機(jī)、 Max+plusII 或 QuartusII 軟件。 掌握幾種主要觸發(fā)器之間相互轉(zhuǎn)換的方法。 掌握基本 RS 觸發(fā)器的組成及工作原理。要求輸出端最多只能有一端為 ―１ ‖，即只能是優(yōu)先級較高的輸入端所對應(yīng)的輸出端為 ―１ ‖。（即任一開關(guān)的合斷改變原來燈亮滅的狀態(tài)，參考電路原理圖如圖 所示。參考電路原理圖如圖 所示。 二、實驗儀器 計算機(jī)、 Max+plusII 或 QuartusII 軟件。 掌握組合邏輯電路的靜態(tài)測試方法 。 二、實驗儀器 計算機(jī)、 Max+plusII 或 QuartusII 軟件。 初步掌握 EDA 軟件的基本操作與應(yīng)用。 9 實驗六 38 譯碼器 一、實驗?zāi)康? 掌握組合邏輯電路的設(shè)計方法。 修改以上程序獲得 60 進(jìn)制加法計數(shù)器并進(jìn)行功能和時間仿真驗證。 end process。 qa=tma。 end if。 else tma:=tma+1。 Elsif tmb=10 and tma=0011 then tma:=0000。 then if tma=1001 then tma:=0000。 then if en=39。event and clk=39。 variable tmb: STD_LOGIC_VECTOR(1 DOWNTO 0)。 十位數(shù)計數(shù) END count24。 qa: out STD_LOGIC_VECTOR(3 DOWNTO 0)。 USE 。 LIBRARY Ieee。 二、實驗儀器 計算機(jī)、 Max+plusII 或 QuartusII 軟件。 掌握 EDA 開發(fā)工具的 VHDL 設(shè)計方法。 利用向?qū)?chuàng)建一個新器件（ 6 位全加器：使能、流水線等參數(shù)自行設(shè)定 ）。 二、實驗儀器 計算機(jī)、 Max+plusII 或 QuartusII 軟件。 掌握 EDA 開發(fā)工具的圖形設(shè)計方法。 ⑨ 執(zhí)行 Auto Route｜ All，設(shè)置好自動布線的所有規(guī)則，然后點擊 Route All 自動 生 成 PCB 圖 ；也可采用采用合適的線寬和線的間距，將具有網(wǎng)絡(luò)連接關(guān)系的元件管腳連接起來，以實現(xiàn)手動布線 。 ⑦由菜單 Design｜ Load Nets，載入由原理圖生成的電路網(wǎng)絡(luò)連接表（若有錯誤則根據(jù)錯誤進(jìn)行修改正確后，點擊 Execute 執(zhí)行元件調(diào)入。 ⑤ 執(zhí)行 Design｜ Create Netlist，生 成 網(wǎng)絡(luò)表。 ③ 設(shè)置電氣檢驗規(guī)則，即產(chǎn)生 ERC 表的各種選項，有 Setup 和 Rule Matrix 兩個選項卡 ， 如圖 所示。 （ 2）實驗步驟 ① 打開 Protel99se 和前次實驗所繪制的電路原理圖的 DDB 文件 ，新建一個 PCB 設(shè)計數(shù)據(jù)庫文件，建立圖 所示 原理圖對應(yīng)的 PCB 圖文件 ， 名稱定為 ―姓名 ‖.PCB。 二、實驗儀器 計算機(jī)、 Portel 99 SE 軟件。 熟悉印制電路板元件的設(shè)計方法 。 自行設(shè)計紀(jì)錄方式，完成實驗報告 四、實驗研究與思考 原理圖圖庫中缺乏需要的元件時，如何設(shè)計用戶的原理圖元件？可否直接對現(xiàn)有的元件