【正文】 MOV B,100DIV ABMOV 33H,AMOV A,BMOV B,10DIV ABMOV 32H,AMOV 31H,BXS1:MOV R1,30HMOV R2,08HMOV DPTR,TABXS2:MOV A,R1MOVC A,A+DPTR江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 21 頁 共 36頁MOV SBUF,AJNB TI,$CLR TIINC R1DJNZ R2,XS2RETTAB:DB 11H,0D7H,32H,92H,0D4H,98H,18H,0D3H,10H,90HSERVE:DJNZ R4,SERVE1MOV R4,04HLCALL XSSERVE1:MOV TL0,0B0HMOV TH0,3CHRETIMS:MOV R7,10HDS1:MOV R6,0FFHDS2:DJNZ R6,DS2DJNZ R7,DS1RETEND。本次設(shè)計制作，為我們提供了鍛煉自己能力的機(jī)會，也使我深切認(rèn)識到自身知識能力尚存在許多不足，更讓我們體會到了電子技術(shù)與設(shè)計的趣味，以及其強(qiáng)大深遠(yuǎn)的實用性。系統(tǒng)輸出實際測試結(jié)果表明，本系統(tǒng)輸出電流穩(wěn)定，不隨負(fù)載和環(huán)境溫度變化，并具有很高的精度，輸出電流誤江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 14 頁 共 36頁差范圍177。在設(shè)計制作數(shù)控直流恒流源的過程中，我們深切體會到，理論與實踐相結(jié)合的重要性。同時也認(rèn)識到理論和實踐的差別，通過實際制作更能了解到一些模塊電路和芯片的功能，特別是檢查電路時，讓自己對電路有更深的了解。初始化 中斷顯示刷新中斷返回A/D 轉(zhuǎn)換是否按鍵？D/A 輸出開始負(fù)載YESNO7 結(jié)束語 這次畢業(yè)設(shè)計過程中綜合了所學(xué)的數(shù)字電路，模擬電路，單片機(jī)，C 語言對單片機(jī)編程，對大學(xué)所學(xué)的知識起了一個很好的鞏固作用，同時也應(yīng)用到了Protell 99 軟件畫圖和 ISIS Profressional 軟件仿真，仿真的結(jié)果還比較的準(zhǔn)確，但是實物卻沒有完全實現(xiàn)功能。這樣 CPU 在大部分時間是用來檢測負(fù)載電路中的電流，與設(shè)定值進(jìn)行比較，已達(dá)到減小紋波電流的目的。顯示電路如圖 6 所示。 顯示電路設(shè)計為了實現(xiàn)同時顯示電流的設(shè)定值與檢測值，需要用 8 個數(shù)碼管進(jìn)行顯示。由于 R9 是 2 歐姆，所以可以測量 0～2022mA 的電流范圍。電路原理圖如圖 5 所示。根據(jù)題目要求 20mA~2022mA，可以算出系數(shù) K，根據(jù)公式得出 D/A 轉(zhuǎn)換器的輸入值，進(jìn)而得出準(zhǔn)確的輸出電流值。V/I 轉(zhuǎn)換理論分析： U1A 的輸出為：，由于 R5＝R 4＝R 2 ＝10K，故 。單純依靠 D/A（05V）無法滿足要求。TIP42C（10A）是大功率 PNP 三極管，主要功能是實現(xiàn)功率放大。 運算放大器 LM324 和晶體管VV2 組成電壓－電流轉(zhuǎn)換器，U1A、U1B 和電阻 R1－R8 利用 D/A 的輸出實現(xiàn)江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 11 頁 共 36頁對電壓進(jìn)行數(shù)控。 當(dāng)OE 輸 入 高 電 平 時 ， 輸 出 三 態(tài) 門 打 開 ， 轉(zhuǎn) 換 結(jié) 果 的 數(shù) 字 量 輸 出 到 數(shù) 據(jù) 總 線 上 。 下 降 沿 啟 動 A／ D 轉(zhuǎn) 換 ， 之 后 EOC 輸 出 信 號變 低 ， 指 示 轉(zhuǎn) 換 正 在 進(jìn) 行 。 此 地 址 經(jīng) 譯 碼 選 通 8 路 模 擬 輸 入 之 一 到 比 較 器 。ADC0809 芯 片 轉(zhuǎn) 換 時 需 用 一 個 500KHz 的 時 鐘 信 號 ， 這 個 信 號 是 由 單 片機(jī) 的 ALE 端 輸 出 的 2MHz 信 號 ， 經(jīng) 過 兩 個 D 觸 發(fā) 器 進(jìn) 行 四 分 頻 得 到 。A DC0809 是 采 樣 頻 率 為 8 位 的 、以 逐 次 逼 近 原 理 進(jìn) 行 模 —數(shù) 轉(zhuǎn) 換 的 器 件 。并且將 DAC0832 連接成直通式工作方式。 D/A 轉(zhuǎn)換電路D/A 轉(zhuǎn)換采用典型的轉(zhuǎn)換芯片 DAC0832。電路連接如圖 2 所示。 鍵盤電路對電流值進(jìn)行設(shè)定時需要 6 個按鍵，該電路中按鍵采用獨立式按鍵，分別接與 ～ 和 。s。 鍵盤電路 顯示電路 AT89S51 單片機(jī)系統(tǒng) D/A 轉(zhuǎn) 換 A/D轉(zhuǎn) 換V/A 轉(zhuǎn)換及功率放大 負(fù) 載采 樣 電 路圖 13 設(shè)計原理分析 單片機(jī)最小系統(tǒng)單片機(jī)最小系統(tǒng)的設(shè)計包括時鐘電路、復(fù)位電路的設(shè)計。根據(jù)系統(tǒng)要求采用 D/A 轉(zhuǎn)換后接運算放大器構(gòu)成的功率放大，控制 D/A 的輸入從而控制電流值的方法。 軟件系統(tǒng)設(shè)計江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 9 頁 共 36 頁系統(tǒng)軟件完成四個功能：(1)系統(tǒng)的初始化，包括各外圍接口芯片的初始化和電流起始值的初始化；(2)鍵盤檢測包括電流的預(yù)置與步進(jìn)調(diào)整；(3) 用比較算法進(jìn)行電流調(diào)整,實現(xiàn)輸出電流的精確控制；(4)實現(xiàn) D/A 轉(zhuǎn)換和 A/D 轉(zhuǎn)換 。（5）顯示電路：該系統(tǒng)要實現(xiàn)輸出電流 0mA～2022mA，為了實現(xiàn)同時顯示電流的設(shè)定值與檢測值，需要用 8 個數(shù)碼管進(jìn)行顯示。 由于本設(shè)計只有輸出電流的采集，8 路輸入通道，完全能夠滿足本系統(tǒng)的設(shè)計要求。（3）A/D 轉(zhuǎn)換芯片 ADC0809：A DC0809 是 采 樣 頻 率 為 8 位 的 、 以 逐 次 逼 近 原理 進(jìn) 行 模 —數(shù) 轉(zhuǎn) 換 的 器 件 。（2）D/A 轉(zhuǎn)換芯片 DAC0832：典型的 D/A 轉(zhuǎn)換芯片 DAC0832，是采用 CMOS 工藝制造的 8 位單片 D/A 轉(zhuǎn)換器。江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 8 頁 共 36 頁分析本題，根據(jù)設(shè)計要求先確定了本系統(tǒng)的整體設(shè)計原理框圖如圖 1： 圖 1 原理框圖2 總體設(shè)計方案 設(shè)計思路 硬件系統(tǒng)設(shè)計（1）數(shù)控核心設(shè)計：該系統(tǒng)采用單片機(jī)為核心，采用目前比較通用的 51 系列單片機(jī)。Quartus 平臺與 Cadence、Exemplar Logic、 Mentor Graphics、Synopsys 和Synplicity 等 EDA 供應(yīng)商的開發(fā)工具相兼容。 Altera 的 Quartus II 可編程邏輯軟件屬于第四代 PLD 開發(fā)平臺。Altera在 Quartus II 中包含了許多諸如 SignalTap II、Chip Editor 和 RTL Viewer的設(shè)計輔助工具，集成了 SOPC 和 HardCopy 設(shè)計流程，并且繼承了 Maxplus II 友好的圖形界面及簡便的使用方法。　 MaxplusII 作為 Altera 的上一代 PLD 設(shè)計軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。對第三方 EDA 工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方 EDA 工具。具有運行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點。 QuartusⅡ簡介江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 7 頁 共 36 頁Quartus II 是 Altera 公司的綜合性 PLD 開發(fā)軟件，支持原理圖、VHDL 以及 AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整 PLD 設(shè)計流程。這些模塊可以預(yù)先設(shè)計或者使用以前設(shè)計中的存檔模塊, 將這些模塊存放在庫中 , 就可以在以后的設(shè)計中進(jìn)行復(fù)用。VHDL 語言采用基于庫 ( library) 的設(shè)計方法。當(dāng)硬件電路的設(shè)計描述完成以后 ,VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實現(xiàn)。采用 VHDL 語言描述硬件電路時, 設(shè)計人員并不需要首先考慮選擇進(jìn)行設(shè)計的器件。VHDL 語言很強(qiáng)的移植能力主要體現(xiàn)在: 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。VHDL 語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會給硬件描述帶來較大的自由度。同時，VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。(2) VHDL 語言具有強(qiáng)大的硬件描述能力。VHDL 語言設(shè)計方法靈活多樣 , 既支持自頂向下的設(shè)計方式, 也支持自底向上的設(shè)計方法。同時, 它還具有多層次的電路設(shè)計描述功能。歸納起來 ,VHDL 語言主要具有以下優(yōu)點：(1) VHDL 語言功能強(qiáng)大 , 設(shè)計方式多樣。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點。VHDL 的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱可視部分） ，既涉及實體的內(nèi)部功能和算法完成部分。VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。 VHDL 簡介VHDL 的全稱是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。因此，F(xiàn)PGA 的使用非常靈活。當(dāng)需要修改 FPGA 功能時，只需換一片 EPROM 即可。掉電后，F(xiàn)PGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用。 使用 FPGA 時，可以根據(jù)不同的配置模式，采用不同的編程方式。 (4)FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計 說 明 書 第 5 頁 共 36 頁一。 (2)FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。與“底層嵌入單元”有區(qū)別，這里指的硬核主要是那些通用性相對較弱的芯片，不是所有 FPGA 芯片都包含硬核。由廠商及芯片型號決定。布線資源的劃分：A 全局性的專用布線資源：以完成器件內(nèi)部的全局時鐘和全局復(fù)位/置位的布線；B 長線資源：用以完成器件 Bank 間的一些高速信號和一些第二全局時鐘信號的布線；C 短線資源：用來完成基本邏輯單元間的邏輯互連與布線；D 其他：在邏輯單元內(nèi)部還有著各種布線資源和專用時鐘、復(fù)位等控制信號線。（4）豐富的布線資源。目前大多數(shù) FPGA 都有內(nèi)嵌的塊 RAM。一般來說，比較經(jīng)典的基本可編程單元的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內(nèi)部結(jié)構(gòu)有一定的差異，而且寄存器和查找表的組合模式也不同。FP