【正文】 rin rem 4 =0) then 當(dāng)前為閏年 if ((monthin=1) or (monthin=3) or (monthin=5) or (monthin=7) or (monthin=8) or (monthin=10) or (monthin=12)) then當(dāng)前為大月31天 if(qd=31) then qd=1。event and clkd=39。 end if。 then if ds=0 then qd=qd。begin process(clkd,setd,ds,yearin,monthin) begin if setd=39。 end day。 dx: out integer。 qtd: out integer。 作為判斷月份信號 da: in integer。 yearin: in integer range 2013 to 2099。 setd: in std_logic。use 。 Day模塊：library ieee。 end process。wait for clk_period*100。wait for clk_period*100。wait for clk_period*100。alarmh=39。039。wait for clk_period*100。 Stimulus process stim_proc: process begin seth=39。 wait for clk_period/2。 clkh = 39。139。 begin DUT :hour port map(clkh,seth,alarmh,ha,hs,qth,clk3,hx,hy)。 hy : out integer:=0)。 clk3 : out std_logic。 hs : in integer:=0。139。139。139。 constant clk_period : time := 1ms。 signal hx : integer :=0。 signal qth : integer :=0。 signal ha : integer :=12。signal alarmh : std_logic:=39。signal seth : std_logic:=39。architecture one of test issignal clkh : std_logic:=39。use 。小時(shí)testbenchlibrary ieee。 hy=qh。end process。 then hx=ha。process(alarmh,ha)beginif alarmh=39。 end if。039。 elsif qh23 then qh=qh+1。clk3=39。139。elsif(clkh39。 else qh=hs。139。architecture shi of hour issignal qh:integer range 0 to 23。鬧鈴對比 hy: out integer range 0 to 23) 。輸出當(dāng)前小時(shí)時(shí)間 clk3: out std_logic 。預(yù)定小時(shí)時(shí)間 hs: in integer range 0 to 23。小時(shí)調(diào)制時(shí)間信號 alarmh: in std_logic。entity hour isport ( clkh: in std_logic。use 。END。wait。mns=0。mna=0。139。wait for clk_period*100。setmn = 39。139。 end process。039。 wait for clk_period/2。 clk_process :process begin clkmn = 39。 end ponent。 mnx : out integer:=0。 qtmn : out integer:=0。 mna : in integer:=0。 alarmmn : in std_logic:=39。 setmn : in std_logic:=39。 ponent minute port( clkmn : in std_logic:=39。 signal mny : integer :=0。 signal clk2 : std_logic。 signal mns : integer :=12。139。039。039。entity test is end test。use 。end fen。qtmn=qmn。end if。139。end process。 end if。 clk2=39。139。) then if(qmn=59) then qmn=0。event and clkmn=39。 end if。 then if mns=0 then qmn=qmn。begin process(clkmn,setmn,mns) begin if setmn=39。 end minute。 mnx: out integer range 0 to 59 。 qtmn: out integer range 0 to 59。 mna: in integer range 0 to 59。 setmn: in std_logic。use 。 Minute模塊library ieee。 end process。 wait for clk_period*10。 wait。 wait。 alarms=39。039。 wait for clk_period*10。 Stimulus process stim_proc: process begin sets=39。 wait for clk_period/2。 clks = 39。139。 begin DUT :second port map(clks,sets,alarms,sa,ss,qts,clk1,sx,sy)。 sy : out integer range 0 to 59)。 clk1 : out std_logic。 ss : in integer range 0 to 59。 alarms : in std_logic。 ponent second port( clks : in std_logic。 signal sy : integer :=0。 signal clk1 : std_logic。 signal ss : integer :=0。139。139。139。entity test is end test。use 。end miao。qts=qs。end if。139。end process。秒計(jì)數(shù) end if。 clk1=39。139。) then if(qs=59) then qs=0。event and clks=39。 end if。 then 調(diào)制時(shí)間使能信號 if ss=0 then qs=qs。begin process(clks,sets,ss) begin if sets=39。 輸出當(dāng)前時(shí)間（作為與制定鬧鈴時(shí)間比較）end second。 sx: out integer range 0 to 59。隨時(shí)設(shè)置時(shí)間參數(shù) qts: out integer range 0 to 59。 sa: in integer range 0 to 59。 sets: in std_logic。use 。 十四、參考文獻(xiàn)：閻石， 數(shù)字電子技術(shù)基礎(chǔ)[M ]1 北京: 高等教育出版社,2000.潘松，王國棟，VHDL實(shí)用教程〔M〕.成都:電子科技大學(xué)出版社，2000.崔建明主編，電工電子EDA仿真技術(shù) 北京：高等教育出版社，2004十五、附錄：各個模塊的VHDL代碼、底層文件代VHDL碼及testbench代碼： Second 模塊library ieee。直至我最終完成了整個數(shù)據(jù)電子鐘的設(shè)計(jì)。為了確保整個系統(tǒng)的正確運(yùn)行，每個底層的實(shí)體在寫好之后我都把它們進(jìn)行了仿真，確保仿真結(jié)果正確性。程序中我使用了較為標(biāo)準(zhǔn)的格式，提高了代碼的可讀性。其次，本次設(shè)計(jì)中我更加深入的掌握了VHDL程序設(shè)計(jì)語言，了解到很多語法只能用在仿真設(shè)計(jì)并不能綜合成實(shí)際的電路。在使用modelsim的過程中，使我更加深入地了解了其功能的運(yùn)用，并且掌握其編寫激勵testbench的方式。十三、論文結(jié)論: 這次設(shè)計(jì)，讓我遇到了許多的問題，同時(shí)也加深了我對集成電路軟件應(yīng)用的了解和掌握，在設(shè)計(jì)這個程序的過程中，讓我最感到困難的是編寫好一個程序后，如何修改編譯提示的錯誤，尤其是當(dāng)我設(shè)計(jì)day模塊時(shí)，對應(yīng)不同年份，不同的月份，需要分多種情況，所以在這設(shè)計(jì)過程中用到了很多if語句，當(dāng)編譯時(shí)總會提示出有錯誤，后來經(jīng)過不斷編譯不斷修改提示錯誤后最終完成了day模塊的設(shè)計(jì)。通過把所以模塊的綜合，最終可以在總模塊是看出最終實(shí)現(xiàn)具有年月日時(shí)分秒的計(jì)數(shù)時(shí)鐘，并且實(shí)現(xiàn)隨時(shí)設(shè)置時(shí)間（只要把set置‘1’，則可以把輸入端設(shè)置的時(shí)間作為開始計(jì)時(shí)的時(shí)間參數(shù)），同時(shí)還支持鬧鈴的功能，由圖14可以看出，設(shè)置的鬧鈴時(shí)間是12:30，當(dāng)時(shí)鐘到達(dá)12:30后，ring作為鬧鈴信號置1提醒，同時(shí)還支持閏年提醒功能，由圖15可以看出，當(dāng)是閏年時(shí)，ring作為閏年的提醒信號置1提醒。 鬧鈴提醒數(shù)字鐘計(jì)時(shí)校對鬧鐘總模塊：從下圖可以很清楚的看出數(shù)字鐘的計(jì)時(shí)校對鬧鐘這些基本功能已經(jīng)實(shí)現(xiàn)。Hour模塊： 圖5 結(jié)果分析：預(yù)置初值為8，所以計(jì)數(shù)從8計(jì)數(shù)到23，再回0，其中ha表示鬧鈴預(yù)置的時(shí)間，其他注釋和以上模塊的大致相同Day模塊：2013年一月31天 圖6閏年2月29天 結(jié)果分析：時(shí)間預(yù)置是2013年（即非閏年），12，初始值為1，因此計(jì)數(shù)從1計(jì)數(shù)到31天，如果預(yù)置為2月，則計(jì)數(shù)到28天 圖7 此是從總模塊拿出來的，可以看到2016年閏年時(shí)2月為29天非閏年2月28天 圖8此模塊是從總模塊拿出來的，2014年為非閏年時(shí)，2月為28天月份4月30天 圖9此模塊為2014年非閏年時(shí)4月模塊是30天Month模塊： 圖10 結(jié)果分析：預(yù)置初始時(shí)間為12月，因此計(jì)數(shù)從12之后回1，再從1計(jì)數(shù)到12，輸出clk4的控制年模塊的時(shí)鐘信號Years模塊： 圖11 結(jié)果分析：開始預(yù)置時(shí)間是2013年，則計(jì)數(shù)從2013開始 鬧鈴alarm模塊2016是閏年，則ring=1 圖12 結(jié)果分析：設(shè)定鬧鈴的時(shí)間為12點(diǎn)30分，如果比較時(shí)間相同的話，ring=1,否則為0，同樣如果當(dāng)年是