freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

vhdl數(shù)字電子鐘的設計與實現(xiàn)論文-文庫吧資料

2025-07-02 20:35本頁面
  

【正文】 它的管腳排列如圖所示:圖集成電路74LS161芯片的電路其中(如圖3)CP為時鐘脈沖輸入端,P0、PPP3為預置數(shù)輸入端, 為置數(shù)控制端, 為異步復位端,二者均為低電平有效;Q0、Q3為計數(shù)器的輸出端。利用74LS161芯片的預置數(shù)功能,也可以構成不同進制的計數(shù)器。其程序流程圖如下:1.74LS161構成秒、分的六十進制計數(shù)器 數(shù)字鐘的“秒”、“分”信號產(chǎn)生電路都是由六十進制計數(shù)器構成,“時”信號產(chǎn)生電路為二十四進制計數(shù)器。重新循環(huán) NOP NOP NOP 有了時間標準“秒”信號后,就可以根據(jù)60秒為1分、60分為1小時、24小時為1天的計數(shù)周期,分別組成兩個六十進制(秒、分)、一個二十四進制(時)的計數(shù)器。 LCALL ANKEY 。調用顯示子程序? LCALL KEY 。啟動定時? MOV SP,40H 。IP,IE初始化 MOV IE,82H MOV TMOD,01H 。原理圖如下: (本實驗中實驗箱上已經(jīng)有1hz脈沖)。響鈴結束顯示初始化TF讀鍵有無鬧鐘?是否為調時、定時?開始TT定時FF調時TF調時?是否修改? 程序流程圖 各模塊原理及程序3. 秒脈沖發(fā)生器是數(shù)字鐘的重要部分,它的精度穩(wěn)定度決定了數(shù)字鐘的質量,通常用晶體振蕩器發(fā)生的脈沖經(jīng)過整形、分頻獲得1Hz的秒脈沖。對當前時間或定時時間修改后又返回到最初的顯示程序段,如此循環(huán)下去。初始化之后,用中斷方式對其計數(shù),計數(shù)的同時采用了定時器比較的方法,比較當前計數(shù)時間與定時時間是否相等,若相等則將鬧鈴標志位置數(shù)。在顯示程序段中主要進行了閃爍的處理,采用定時器中斷置標志位,再與位選相互結合的方法來控制調時或定時中的閃爍。硬件電路圖如下:74LS48時鐘基準74LS290晶體振蕩器LED數(shù)碼管74LS161 硬件電路圖軟件電路的設計:考慮到實用性,在該電子鐘的設計中修改定時或調整時間時采用了閃爍。計數(shù)器的輸出端QA、QB、QC、QD(14腳13腳12腳11腳)接譯碼電路CD4511的輸入端D、C、B、A。數(shù)字電子鐘的電路組成方框圖片如下: 數(shù)字電子鐘的電路組成方框圖硬件電路的設計: ,以74LS161作為控制部件。計數(shù)器的輸出分別由譯碼器送顯示器顯示。3.數(shù)字電子時鐘的設計方案系統(tǒng)的工作原理:振蕩器產(chǎn)生穩(wěn)定的分頻脈沖信號,作為數(shù)字鐘的時間基準,然后經(jīng)過分頻器輸出標準秒脈沖。 (4)布局布線:,即把設計好的邏輯安放到PLD/FPGA內(nèi)。 (3)邏輯綜合:將源文件調入邏輯綜合軟件進行綜合,即把語言綜合成最簡的布爾表達式和信號的連接關系。2)VHDL語言開發(fā)的流程 (1)文本編輯:用任何文本編輯器都可以進行,也可以用專用的HDL編輯環(huán)境。(4)對于用VHDL完成的一個確定的設計,可以利用EDA工具進行邏輯綜合和優(yōu)化,并自動的把VHDL描述設計轉變成門級網(wǎng)表。 (3)VHDL語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能。強大的行為描述能力是避開具體的器件結構,從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的重要保證。應用VHDL進行工程設計的優(yōu)點是多方面的。在對一個設計實體定義了外部界面后,一旦其內(nèi)部開發(fā)完成后,其他的設計就可以直接調用這個實體。 VHDL的用途與優(yōu)點VHDL主要用于描述數(shù)字系統(tǒng)的結構,行為,功能和接口?,F(xiàn)在,VHDL和Verilog作為IEEE的工業(yè)標準硬件描述語言,又得到眾多EDA公司的支持,在電子工程領域,已成為事實上的通用硬件描述語言。此后VHDL在電子設計領域得到了廣泛的接受,并逐步取代了原有的非標準的硬件描述語言。1987年底,VHDL被IEEE和美國國防部確認為標準硬件描述語言。超高速集成電路硬件描述語(VHSIC Hardware Deseription Language,簡稱VHDL),是IEEE的一項標準設計語言。采用電池作電源,采用低功耗的CMOS芯片及液晶顯示器,發(fā)生器使用晶體振蕩、計數(shù)振蕩器CD4060及雙JK觸發(fā)器CD4027,將標準秒信號送入“秒計數(shù)器”;計數(shù)器采用“可予制四位二進制異步清除”計數(shù)器
點擊復制文檔內(nèi)容
范文總結相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1