【正文】 例化模塊外部信號端口DATA－BCD:密碼信號輸入端口BLOCK:密碼鎖狀態(tài)信號顯示燈4 系統(tǒng)仿真當(dāng)各個(gè)模塊分別編譯成功后 ,則創(chuàng)建一個(gè)個(gè)元件符號。當(dāng)輸入 8 位密碼后 ,8 只發(fā)光二極管全變暗。存儲新密碼時(shí) ,輸入一位密碼 ,密碼位數(shù)加 1。輸入正確密碼后 ,鎖打開 ,同時(shí) ,密碼修改控制信號LA 置高電平 ,就可直接進(jìn)行修改密碼的操作。密碼鎖輸入電路主要程序：KEY＿DECODER：BLOCKSIGNALZ： STD＿LOGIC＿VECTOR（ 4 DOWNTO 0） －－按鍵位置BEGINPROCESS（CLK）BEGINZ＜＝C＿KEYBOARD ＆ C；IF CLK＇EVENT AND CLK＝＇1＇THENCASE Z ISWHEN＂11101＂＝＞N＜＝＂0000＂； －－0WHEN＂00011＂＝＞N＜＝＂0001＂； －－1WHEN＂00101＂＝＞N＜＝＂0010＂； －－2WHEN＂00110＂＝＞N＜＝＂0011＂； －－3WHEN＂01011＂＝＞N＜＝＂0100＂； －－4WHEN＂01101＂＝＞N＜＝＂0101＂； －－5WHEN＂01110＂＝＞N＜＝＂0110＂； －－6WHEN＂10011＂＝＞N＜＝＂0111＂； －－7WHEN＂10101＂＝＞N＜＝＂1000＂； －－8WHEN＂10110＂＝＞N＜＝＂1001＂； －－9WHEN OTHERS＝＞N＜＝＂1111＂；END CASE；END IF；IF CLK＇EVENT AND CLK＝＇1＇THENCASE Z ISWHEN＂11011＂＝＞F＜＝＂0100＂ ；－－* ＿LOCKWHEN＂11110＂＝＞F＜＝＂0001＂ ；－－＃＿UNLOCKWHEN OTHERS＝＞F＜＝＂1000＂；END CASE；END IF；END PROCESS；這段程序的作用是通過按鍵產(chǎn)生的信號進(jìn)行譯碼，判斷按鍵是數(shù)字還是上鎖、解鎖控制信號。直到按下復(fù)位開關(guān) ,報(bào)警才停止。同時(shí),密碼修改控制信號LA 置高電平。輸入密碼前先進(jìn)行復(fù)位操作 ,再按著從密碼最低位到最高位的順序依次正確輸入 1 01 0 1 0 0 1。(1) 輸入密碼密碼鎖輸入電路：圖33 密碼鎖輸入電路原件例化（1）模塊外部信號端口CLK－1K：時(shí)鐘脈沖輸入端口KEY－IN：按鍵輸入端口CLK＿SCAN：鍵盤掃描序列 仿真時(shí)用DATA＿N：數(shù)字輸出端口DATA＿F：功能輸出端口FLAG＿N：數(shù)字輸入標(biāo)志FLAG＿F：功能輸入標(biāo)志EMLOCK：密碼鎖控制信號輸出端口DATA－BCD：按鍵顯示輸出端口（2）模塊內(nèi)部信號ACC：暫存鍵盤輸入信息REG：密碼存儲位置RR2：寄存器清零信號R1，R0：模塊內(nèi)部信號，二者差分生成清零信號NC：移位寄存器QA，QB：上鎖、解鎖控制信號密碼輸入值的比較主要有兩部分 ,密碼位數(shù)和內(nèi)容 ,任何一個(gè)條件不滿足 ,都不能打開鎖。該 8 位串行電子密碼鎖設(shè)置 8 位二進(jìn)制密碼 ,要求鎖內(nèi)給定的密碼是可調(diào)的 ,且設(shè)置方便 ,保密性好。串行數(shù)字鎖的報(bào)警方式是點(diǎn)亮指示燈L F ,并使喇叭鳴叫 ,直到按下復(fù)位開關(guān) ,報(bào)警才停止。開鎖代碼為 8 位二進(jìn)制數(shù) ,當(dāng)輸入代碼的位數(shù)和位值與鎖內(nèi)給定的密碼一致 ,且按規(guī)定程序開鎖時(shí) ,方可開鎖 ,并點(diǎn)亮開鎖指示燈 L T。模塊 CEN TRE 是整個(gè)設(shè)計(jì)的核心 ,它實(shí)現(xiàn)密碼鎖的邏輯功能。而在通過密碼驗(yàn)證后可以按＃鍵重新設(shè)定密碼。END xiao_arc 。b = tmp1 AND tmp3 AND clk1 。tmp3 : = not tmp2 。BEGINIF clk1 ! event AND clk1 = ! 0 ! THENtmp1 = a 。ARCHITECTURE xiao_arc OF xiaopro ISSIGNAL tmp1 : std_logic 。b :out std_logic) 。USE IEEE. std_logic_1164. ALL 。在 XIAOPRO模塊中 ,因?yàn)樽兞康馁x值是直接的 ,立即生效的 ,它在某一時(shí)刻僅包含一個(gè)值 ,而信號的賦值是有一定附加時(shí)延的 ,故當(dāng)時(shí)鐘脈沖下降沿到來時(shí) ,變量tmp2 和 tmp3 在賦值語句執(zhí)行后立即分別得到新值: tmp1 的值和tmp2 的非值 ,而輸入信號a 經(jīng)過一定時(shí)延賦值給信號 tmp1 ,實(shí)現(xiàn)了消除抖動(dòng)并且同步的功能。但由于它們是由按鍵產(chǎn)生的 ,其產(chǎn)生時(shí)刻和持續(xù)時(shí)間長短是隨機(jī)的 ,并且存在因開關(guān)簧片反彈引起的電平抖動(dòng)現(xiàn)象。此段程序作用是判斷輸入信號是否有效,如有效則輸出,無效清零。ELSIF CLK＇EVENT AND CLK＝＇1＇THENQ＜＝D。(1)DCFQ模塊模塊外部信號端口:CLK:時(shí)鐘脈沖輸入端口,為電路提供原始始終信號CLRM:清零信號輸入端口PRN:置位信號輸入端口Q:信號輸出端口DCFQ模塊的主要程序IF CLRN＝＇0＇AND PRN＝＇1＇THENQ＜＝＇0＇。 消抖同步模塊鍵盤的輸入電路部分又分為鍵盤去抖電路和密碼鎖輸入電路，下面先介紹鍵盤去抖電路部分。END PROCESS 。END IF 。ELSEt : = t + 1 。BEGINIF clk ! event AND clk = ! 1 ! THENIF t = 99 THENt : = 0 。END fen 。ENTITY fen ISPORT(clk :in std_logic 。FEN 模塊程序如下:L IBRARY IEEE。 方波生成模塊方波生成模塊 FEN 分頻產(chǎn)生占空比為 1 :100的方波 ,用于消除抖動(dòng)。密碼鎖控制電路主要程序：KEYIN＿PROCESS：BLOCK ISSIGNAL RST， D0， D1 ，STD＿LOGIC；BEGINRST＜＝RR2；PROCESS FLAG＿N RST ISBEGINIF RST＝＇1＇THENACC＜＝＂0000000000000000＂ －－CLEAR INPUTNC＜＝＂000＂；ELSEIF FLAG＿N＇EVENT AND FLAG＿N＝＇1＇THENIF NC＜4 THENACC＜＝ACC 11 DOWNTO 0 ＆ DATA＿N；NC＜＝NC＋1；END IF；END IF；END IF；END PROCESS；END BLOCK KEYIN＿PROCESS；以上程序的作用是清除、暫存按鍵輸入數(shù)據(jù)，每輸入一個(gè)數(shù)字 在數(shù)碼管顯示時(shí)都左移一位，直到輸入位數(shù)達(dá)到 4 位，4位以后不再顯示。對于不同層次的模塊, 應(yīng)采用不同的輸入方式進(jìn)行描述。本設(shè)計(jì)采用的是自下而上的設(shè)計(jì)方法 , 逐層完成相應(yīng)的描述、 編譯、 仿真與驗(yàn)證 , 即先建立一些低層次的設(shè)計(jì) , 再將它們組合在一起 , 最后形成一個(gè)單一的頂層設(shè)計(jì)文件。（4）可初始化密碼。（2）采用消抖模塊 ,以避免開關(guān)的震顫影響。 各模塊原理及程序電子密碼鎖的核心部分是控制器 ,:知道了輸入輸出后 ,就可以進(jìn)行設(shè)計(jì)了。DEBOUNCING 模塊主要程序如下：U1：DCFQ PORT MAP（CLK＝＞CLK CLRN＝＞INV＿D PRN＝＞VCC D＝＞VCC Q＝＞Q0）。此電子密碼鎖系統(tǒng)的主程序需要的標(biāo)準(zhǔn)程序包：USE IEEE．STD＿LOGIC＿1164．ALL。控制部分是 V HDL 語言設(shè)計(jì)的核心部分 ,主要由方波生成模塊 FEN、 消抖同模XIAOPRO、 反向器模塊 INV1 和密碼鎖邏輯控制模塊 CEN TRE 這 4 個(gè)模塊構(gòu)成 ,可以完成密碼的修改、 設(shè)定及非法入侵報(bào)警、 驅(qū)動(dòng)外圍電路等功能。其中 8 個(gè)為一組 ,用來顯示已經(jīng)輸入密碼的個(gè)數(shù) ,剩余兩個(gè) ,一個(gè)為開鎖綠色指示燈 L T 。開關(guān)的消抖動(dòng)電路放在控制部分考慮 ,時(shí)鐘輸入端 CL K由外部時(shí)鐘脈沖發(fā)生器的輸出提供。VHDL的應(yīng)用已成為當(dāng)今以及未來EDA解決方案的核心，而且是復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)的核心[18]。目前，這種高層次設(shè)計(jì)(highleveldesign)的方法已被廣泛采用。然后，利用電子設(shè)計(jì)自動(dòng)化（EDA）工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動(dòng)綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。VHDL在數(shù)字電子電路的設(shè)計(jì)中具有硬件描述能力強(qiáng)、設(shè)計(jì)方法靈活等優(yōu)點(diǎn)[17]。（5）庫（LIBRARY）庫具體對程序包聲明的數(shù)據(jù)類型和子程序進(jìn)行功能說明。（3）配置（CONFIGURATION）配制用于將元件實(shí)例與實(shí)體結(jié)構(gòu)成對綁定，決定了哪個(gè)結(jié)構(gòu)體于實(shí)體關(guān)聯(lián)。 VHDL語言的基本結(jié)構(gòu) VHDL有五大元素組成,即實(shí)體、結(jié)構(gòu)體、配置、程序包和庫[16]。VHDL語言主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，其具有以下特點(diǎn)： （1）作為HDL的第一個(gè)國際標(biāo)準(zhǔn)，VHDL具有很強(qiáng)的可移植性； （2）具有豐富的模擬仿真語句和庫函數(shù)； （3）VHDL有良好的可讀性，接近高級語言，容易理解； （4）系統(tǒng)設(shè)計(jì)與硬件結(jié)構(gòu)無關(guān)； （5）支持模塊化設(shè)計(jì)； （6）用VHDL完成的一個(gè)確定設(shè)計(jì)，可以利用EDA工具自動(dòng)地把VHDL描述轉(zhuǎn)變成門電路級網(wǎng)表文件?？梢韵葘φ麄€(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì) ,按功能劃分成若干單元模塊 ,然后對每個(gè)單元模塊進(jìn)一步細(xì)分 ,直到簡單實(shí)現(xiàn)的單元電路。對于一個(gè)電路模塊或者數(shù)字系統(tǒng)而言 ,定義了外部端口后 ,一旦內(nèi)部功能算法完成后 ,其他系統(tǒng)可以直接依據(jù)外部端口調(diào)用該電路模塊或數(shù)字系統(tǒng) ,而不必知道其內(nèi)部結(jié)構(gòu)和算法。VHDL 支持硬件的設(shè)計(jì)、驗(yàn)證、綜合和測試 ,以及硬件設(shè)計(jì)數(shù)據(jù)的交換、維護(hù)、修改和硬件的實(shí)現(xiàn) ,具有描述能力強(qiáng)、