eda技術(shù)實(shí)用教程eda課程設(shè)計(jì)報(bào)告-文庫(kù)吧資料
2025-05-19 18:32本頁(yè)面
【正文】 生器仿真波形由波形可見(jiàn)，隨著每一個(gè)時(shí)鐘上升沿的到來(lái)，輸出端口將正弦波數(shù)據(jù)依次輸出，輸出的數(shù)據(jù)與加載數(shù)據(jù)相符。第4個(gè)上升沿后得到的結(jié)果為s=00+2315=345；第5個(gè)上升沿后得到結(jié)果為s=2315+1122=587；第6個(gè)上升沿后得到結(jié)果為s=1122+3345=1727；第7個(gè)上升沿后得到結(jié)果為s=3345+1621=1821；第8個(gè)上升沿后得到結(jié)果為s=1621+165=416；第9個(gè)上升沿后得到結(jié)果為s=165+1121=311；二、兩個(gè)8位乘8位的有符號(hào)數(shù)乘法器Symbol圖四 兩個(gè)8位乘8位的有符號(hào)數(shù)乘法器Symbol三、兩個(gè)8位乘8位的有符號(hào)數(shù)乘法器RTL電路圖 圖五兩個(gè)8位乘8位的有符號(hào)數(shù)乘法器RTL電路圖實(shí)驗(yàn)八、全加器一、文本設(shè)計(jì)輸入（VHDL）法圖一 全加器文本設(shè)計(jì)輸入圖二 仿真結(jié)果圖三 全加器波形仿真圖全加器真值表如下：AINBINCINCOUNTSUM0000000101010010111010001101101101011111對(duì)比真值表和仿真波形，加數(shù)AIN,BIN和進(jìn)位CIN共有8總情況，和SUM和進(jìn)位COUNT共有4總情況，波形和真值表一致圖四 全加器波實(shí)體模塊圖五 全加器F_adder電路圖實(shí)驗(yàn)九、LPM_COUNTER計(jì)數(shù)模塊一、文本設(shè)計(jì)輸入（VHDL）法圖一 LPM_COUNTER計(jì)數(shù)模塊文本設(shè)計(jì)輸入圖二 程序運(yùn)行編譯結(jié)果圖三 LPM_COUNTER計(jì)數(shù)模塊 圖四 LPM_COUNTER計(jì)數(shù)模塊Symbol二、LPM_COUNTER計(jì)數(shù)模塊RTL電路圖圖五 LPM_COUNTER計(jì)數(shù)模塊RTL電路圖實(shí)驗(yàn)十、LPM_COUNTER計(jì)數(shù)模塊例化一、文本設(shè)計(jì)輸入（VHDL）法圖一 LPM_COUNTER計(jì)數(shù)模塊例化文本設(shè)計(jì)輸入圖二程序運(yùn)行編譯結(jié)果二、圖三 由仿真波形圖可知：在第2個(gè)SLD加載信號(hào)在沒(méi)有CLK上升沿處發(fā)生時(shí)，無(wú)法進(jìn)行加載，顯然SLD是同步的。而當(dāng)下一位數(shù)據(jù)為零時(shí)，即DIN=0，進(jìn)入狀態(tài)四s3（這時(shí)測(cè)出的數(shù)據(jù)110恰好與原序列數(shù)的頭三位相同）。在狀態(tài)s4，lock_t發(fā)出一個(gè)脈沖，其上升沿立即將d端口的5E鎖入q和regl中。在狀態(tài)s2，等待了clk的數(shù)個(gè)時(shí)鐘周期之后，eoc變?yōu)楦唠娖?，表示轉(zhuǎn)換結(jié)束；進(jìn)入狀態(tài)s3，在此狀態(tài)的輸出允許oe被被設(shè)置成高電平。復(fù)位信號(hào)后進(jìn)入狀態(tài)s0；第二個(gè)時(shí)鐘上升沿后，狀態(tài)機(jī)進(jìn)入狀態(tài)s1，由start、ale發(fā)出采樣和地址選通的控制信號(hào)。 a）： 當(dāng)sel=00時(shí)，q=i0；當(dāng)sel=01時(shí)，q=i1；當(dāng)sel=10時(shí)，q=i2；當(dāng)
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1