arm硬件結(jié)構(gòu)應(yīng)用1～-文庫吧資料
2025-05-13 18:03本頁面
【正文】 器時鐘頻率 選擇處理器的操作頻率 (Fcclk)。通常，首先將 PLL激活并等待鎖定，然后再將 PLL連接。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時鐘部件－ PLL(鎖相環(huán) ) ? PLL和掉電模式 掉電模式會自動關(guān)閉并斷開 PLL。 //饋送序列第二步 ENABLE_IRQ()。 //關(guān)閉中斷，防止饋送序列操作被打斷 PLLFEED=0xAA。 控制位組合： 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? 寄存器描述 饋送寄存器 PLLFEED PLLFEED[7 : 0] 7 : 0 PLL饋送寄存器 (PLLFEED)： PLLFEED[7:0]： PLL饋送序列必須寫入該寄存器才能使 PLL配臵和控制寄存器的更改生效。避免 PLL已連接，當(dāng)還沒有使能的情況。可以在 PLOCK置位后連接。 PLLC PLLE PLL功能 0 0 PLL被關(guān)閉，并斷開連接。 PLL狀態(tài)寄存器 (PLLSTAT)： 狀態(tài)寄存器STAT —— PLOCK PLLC PLLE —— L[1 0] L[4 0]15 : 11 10 9 8 7 MSEL[4:0]、 PSEL[1:0]、 PLLE、 PLLC：讀出反映這幾個參數(shù)的設(shè)臵值，寫入無效； PLOCK：反映 PLL的鎖定狀態(tài)。 WO 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? 寄存器描述 FOSC 相位頻率 檢測 流控 振蕩器 CCO 2P 分頻 M分頻 FCCLK PLL [4:0] [1:0] 控制寄存器 PLLCON —— PLLC PLLE 7 : 2 1 0 PLL控制寄存器 (PLLCON)： PLLE： PLL使能，該位為 1時將激活 PLL并允許其鎖定到指定的頻率； PLLC： PLL連接，當(dāng) PLLE為 1，并且在 PLL鎖定后，該位為 1，將把 PLL作為時鐘源連接到 CPU，否則直接使用振蕩器時鐘。 RO 0xE01FC08C PLLFEED PLL饋送寄存器。如果曾對 PLLCON或 PLLCFG執(zhí)行了寫操作，但沒有產(chǎn)生 PLL饋送序列，這些值將不會反映 PLL的當(dāng)前狀態(tài)。 R/W 0xE01FC088 PLLSTAT PLL狀態(tài)寄存器。最新的 PLL配置值的保持寄存器。寫入該寄存器的值在有效的 PLL饋送序列執(zhí)行之前不起作用。 地址 名稱 描述 訪問 0xE01FC080 PLLCON PLL控制寄存器。 輸入范圍 10～ 25MHz 將 FOSC提升到 10～ 60MHz PLL 晶體 振蕩器 VPB 分頻器 FCCLK FPCLK fOSC FOSC CPU內(nèi)核 芯片外設(shè) 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 FOSC 相位頻率 檢測 流控 振蕩器 CCO 2P 分頻 M分頻 FCCLK PLL 10～ 25MHz 156～ 320MHz 10～ 60MHz 調(diào)整 M值，實現(xiàn)Fosc到 Fcclk的倍頻 檢測兩路輸入信號的相位頻率，并根據(jù)誤差，輸出不同大小的電流信號 由輸入電流大小來控制其振蕩頻率 調(diào)整 P值，使CCO振蕩在規(guī)定頻率范圍內(nèi) PLL連接開關(guān)，在PLL鎖定前，系統(tǒng)使用 Fosc時鐘 ? PLL內(nèi)部結(jié)構(gòu)框圖 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時鐘部件－ PLL(鎖相環(huán) ) ? PLL的鎖定過程 CCO的輸出頻率受到 “ 相位頻率檢測 ” 部件的控制，輸出所需頻率的過程不是一蹴而就的，而是一個拉鋸反復(fù)的過程。 總之，喚醒定時器是根據(jù)晶振的情況來執(zhí)行最短時間的復(fù)位，它在處理器從掉電模式中喚醒或發(fā)生了任何復(fù)位時激活。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時鐘部件－喚醒定時器 ? 喚醒定時器與時鐘的關(guān)系 喚醒定時器檢測到有效時鐘信號后，計數(shù) 4096個時鐘脈沖，并在這段時間里初始化系統(tǒng)硬件。 工作原理如圖： 對輸入時鐘計數(shù) 計數(shù)滿 4096個周期后，控制開關(guān)閉合 為 CPU提供時鐘 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時鐘部件－喚醒定時器 ? 概述 當(dāng)給芯片加電或某個事件使芯片退出掉電模式后，振蕩器就開始工作，但是需要一段時間來產(chǎn)生足夠振幅的信號驅(qū)動時鐘邏輯。 阻容式復(fù)位電路： VCC2GND111R S T135U1L P C 2200R110KC1V C CD1VC Vc t 電容兩端電壓不能突變 產(chǎn)生低電平脈沖復(fù)位 電源消失提供迅速放電回路 對電容充電 電容兩端電壓穩(wěn)定為電源電壓 這個電路成本低廉，但不能保證任何情況產(chǎn)生穩(wěn)定可靠的復(fù)位信號，所以一般場合需要使用 CAT80SP708和 CAT1025等專門的復(fù)位芯片。 3=10ms 300ns 振蕩器處于 穩(wěn)定工作狀態(tài) 復(fù)位 ? 外部復(fù)位 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 復(fù)位 ? 復(fù)位與電源上電次序 ? V18： 數(shù)字 ? V18A：模擬 ?V3： 數(shù)字 ? V3A： 模擬 CPU內(nèi)核 片內(nèi)外設(shè) 電源管理 ，因此 。 LPC2022系列芯片有兩個復(fù)位源： 外部復(fù)位 —把 nRESET引腳拉為低電平，并保持一個最小時間，引發(fā)復(fù)位 看門狗復(fù)位 —通過設(shè)臵看門狗相關(guān)寄存器，當(dāng)看門狗定時器溢出后，引發(fā)復(fù)位 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 復(fù)位 ? 硬件復(fù)位流程 OSC 0V 0V 處理器狀態(tài) 復(fù)位時間 喚醒定時器 計數(shù) 4096個時鐘 Boot代碼執(zhí)行時間 執(zhí)行用戶代碼 穩(wěn)定時鐘 T0 T1 T2 T3 RESET（振蕩模式， 12MHz晶振） 兩個電源的上電順序沒有限制 復(fù)位信號要保持一段時間 晶振開始起振 （系統(tǒng)上電） 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 LPC2xxx nRESET POWER X1 X2 UX1 t 振蕩器穩(wěn)定所需時間 芯片時鐘 輸入信號 在芯片未上電時，芯片振蕩器沒有工作； 1 芯片上電后，晶體振蕩器開始振蕩。 LPC2114/2124 LPC2212/2214 X1 X2 CX1 CX2 XTAL 振蕩模式 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時鐘部件－晶體振蕩器 LPC2114/2124 LPC2212/2214 X1 X2 Clock
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1