【文章內容簡介】 一些微控制器自己在上電時會產生復位信號，但大多數(shù)微控制器需要外部輸入這個信號。 阻容式復位電路： VCC2GND111R S T135U1L P C 2200R110KC1V C CD1VC Vc t 電容兩端電壓不能突變 產生低電平脈沖復位 電源消失提供迅速放電回路 對電容充電 電容兩端電壓穩(wěn)定為電源電壓 這個電路成本低廉，但不能保證任何情況產生穩(wěn)定可靠的復位信號，所以一般場合需要使用 CAT80SP708和 CAT1025等專門的復位芯片。 嵌入式系統(tǒng)及應用 福州大學物信學院 喚醒定時器 啟動 時鐘 CPU 時 鐘 信 號 復位或掉電喚醒激活喚醒定時器 時鐘部件－喚醒定時器 ? 概述 喚醒定時器能夠確保振蕩器和芯片內部硬件電路在處理器開始執(zhí)行指令之前有足夠的時間初始化 。 工作原理如圖： 對輸入時鐘計數(shù) 計數(shù)滿 4096個周期后，控制開關閉合 為 CPU提供時鐘 嵌入式系統(tǒng)及應用 福州大學物信學院 時鐘部件－喚醒定時器 ? 概述 當給芯片加電或某個事件使芯片退出掉電模式后，振蕩器就開始工作，但是需要一段時間來產生足夠振幅的信號驅動時鐘邏輯。振蕩的波形大致如下： 從第一個有效時鐘開始，計數(shù) 4096個時鐘，在此期間內部部件完成初始化 振蕩開始 CPU開始執(zhí)行指令 時間 (t) 振幅 (V) 注： 喚醒定時器就通過監(jiān)測晶振狀態(tài)來判斷是否能開始可靠的執(zhí)行代碼。 嵌入式系統(tǒng)及應用 福州大學物信學院 時鐘部件－喚醒定時器 ? 喚醒定時器與時鐘的關系 喚醒定時器檢測到有效時鐘信號后，計數(shù) 4096個時鐘脈沖，并在這段時間里初始化系統(tǒng)硬件。如芯片滿足運行條件 (Flash初始化完成、外部復位信號已撤除等 )，接通系統(tǒng)時鐘，處理器開始執(zhí)行指令。 總之，喚醒定時器是根據晶振的情況來執(zhí)行最短時間的復位，它在處理器從掉電模式中喚醒或發(fā)生了任何復位時激活。 嵌入式系統(tǒng)及應用 福州大學物信學院 時鐘部件－ PLL(鎖相環(huán) ) ? 概述 ARM芯片內部均具有 PLL電路，振蕩器產生的時鐘Fosc通過 PLL升頻，可以獲得更高的系統(tǒng)時鐘 (Fcclk)。 輸入范圍 10～ 25MHz 將 FOSC提升到 10～ 60MHz PLL 晶體 振蕩器 VPB 分頻器 FCCLK FPCLK fOSC FOSC CPU內核 芯片外設 嵌入式系統(tǒng)及應用 福州大學物信學院 FOSC 相位頻率 檢測 流控 振蕩器 CCO 2P 分頻 M分頻 FCCLK PLL 10～ 25MHz 156～ 320MHz 10～ 60MHz 調整 M值，實現(xiàn)Fosc到 Fcclk的倍頻 檢測兩路輸入信號的相位頻率，并根據誤差，輸出不同大小的電流信號 由輸入電流大小來控制其振蕩頻率 調整 P值，使CCO振蕩在規(guī)定頻率范圍內 PLL連接開關，在PLL鎖定前，系統(tǒng)使用 Fosc時鐘 ? PLL內部結構框圖 嵌入式系統(tǒng)及應用 福州大學物信學院 時鐘部件－ PLL(鎖相環(huán) ) ? PLL的鎖定過程 CCO的輸出頻率受到 “ 相位頻率檢測 ” 部件的控制，輸出所需頻率的過程不是一蹴而就的，而是一個拉鋸反復的過程。 時間 (t) 輸出頻率（ f） 預期頻率 鎖定 CCO的輸出頻率在高低起伏一段時間后漸漸穩(wěn)定在了預期的頻率值 輸出頻率穩(wěn)定后即“鎖定”成功 嵌入式系統(tǒng)及應用 福州大學物信學院 時鐘部件－ PLL(鎖相環(huán) ) ? 寄存器描述 與 PLL相關的寄存器有四個，其中三個為控制寄存器，還有一個是狀態(tài)寄存器。 地址 名稱 描述 訪問 0xE01FC080 PLLCON PLL控制寄存器。最新的 PLL控制位的保持寄存器。寫入該寄存器的值在有效的 PLL饋送序列執(zhí)行之前不起作用。 R/W 0xE01FC084 PLLCFG PLL配置寄存器。最新的 PLL配置值的保持寄存器。寫入該寄存器的值在有效的 PLL饋送序列執(zhí)行之前不起作用。 R/W 0xE01FC088 PLLSTAT PLL狀態(tài)寄存器。 PLL控制和配置信息的讀回寄存器。如果曾對 PLLCON或 PLLCFG執(zhí)行了寫操作，但沒有產生 PLL饋送序列，這些值將不會反映 PLL的當前狀態(tài)。 讀取該寄存器提供了控制 PLL和 PLL狀態(tài)的真實值。 RO 0xE01FC08C PLLFEED PLL饋送寄存器。該寄存器使能裝載 PLL控制和配置信息，該配置信息從 PLLCON和 PLLCFG寄存器裝入實際影響 PLL操作的映像寄存器。 WO 嵌入式系統(tǒng)及應用 福州大學物信學院 ? 寄存器描述 FOSC 相位頻率 檢測 流控 振蕩器 CCO 2P 分頻 M分頻 FCCLK PLL [4:0] [1:0] 控制寄存器 PLLCON —— PLLC PLLE 7 : 2 1 0 PLL控制寄存器 (PLLCON)： PLLE： PLL使能，該位為 1時將激活 PLL并允許其鎖定到指定的頻率； PLLC： PLL連接，當 PLLE為 1，并且在 PLL鎖定后，該位為 1，將把 PLL作為時鐘源連接到 CPU，否則直接使用振蕩器時鐘。 控制寄存器CFG —— PSEL1 : 0 MSEL4 : 0 7 6 : 5 4 : 0 配臵寄存器 CFG)： MSEL[4:0]： PLL倍頻器值，在 PLL頻率計算中其值為 (M1)； PSEL[1:0]： PLL分頻器值，在 PLL頻率計算中其值為 P。 PLL狀態(tài)寄存器 (PLLSTAT)： 狀態(tài)寄存器STAT —— PLOCK PLLC PLLE —— L[1 0] L[4 0]15 : 11 10 9 8 7 MSEL[4:0]、 PSEL[1:0]、 PLLE、 PLLC：讀出反映這幾個參數(shù)的設臵值，寫入無效； PLOCK：反映 PLL的鎖定狀態(tài)。為 0時， PLL未鎖定；為 1時， PLL鎖定到指定頻率。 PLLC PLLE PLL功能 0 0 PLL被關閉，并斷開連接。 0 1 PLL被激活但是尚未連接?？梢栽?PLOCK置位后連接。 1 0 與 00組合相同。避免 PLL已連接，當還沒有使能的情況。 1 1 PLL已經使能，并連接到處理器作為系統(tǒng)時鐘源。 控制位組合： 嵌入式系統(tǒng)及應用 福州大學物信學院 ? 寄存器描述 饋送寄存器 PLLFEED PLLFEED[7 : 0] 7 : 0 PLL饋送寄存器 (P