【正文】 STM32F101“基本型”系列。支持 ARM和 Thumb指令集，芯片內集成豐富外設，而且具有非常低的功率消耗。使該系列微控制器特別適用于工業(yè)控制、醫(yī)療系統(tǒng)、訪問控制和 POS機等場合。 增強型系列時鐘頻率達到 72MHz，是同類產品中性能最高的產品；基本型時鐘頻率為 36MHz，以16位產品的價格得到比 16位產品大幅提升的性能，是 16位產品用戶的最佳選擇。通過使用本固件函數(shù)庫，無需深入掌握細節(jié)，用戶也可以輕松應用每一個外設。所有的驅動源代碼都符合“ Strict ANSIC”標準。這樣就大大提高了產品的研發(fā)效率。 X2 輸出 晶振輸出 振蕩器放大器的輸出。 外設部件在時鐘的驅動下進行著各種工作，比如串口數(shù)據(jù)的收發(fā)、 A/D轉換、定時器計數(shù)等。 1 在復位或處理器從掉電模式被喚醒時，為輸入的時鐘信號做計數(shù)延時，使芯片內部部件有時間進行初始化。 LPC2114/2124 LPC2212/2214 X1 X2 Clock CC 從屬模式 LPC2114/2124 LPC2212/2214 X1 X2 CX1 CX2 XTAL 振蕩模式 嵌入式系統(tǒng)及應用 福州大學物信學院 時鐘部件－晶體振蕩器 ? 從屬模式 使用從屬模式時，時鐘信號通過 X1引腳從外部輸入，輸入頻率范圍： 1～ 50(MHz)，其幅度范圍為： 200mV ~ 。 LPC2022系列芯片有兩個復位源： 外部復位 —把 nRESET引腳拉為低電平，并保持一個最小時間，引發(fā)復位 看門狗復位 —通過設臵看門狗相關寄存器，當看門狗定時器溢出后，引發(fā)復位 嵌入式系統(tǒng)及應用 福州大學物信學院 復位 ? 硬件復位流程 OSC 0V 0V 處理器狀態(tài) 復位時間 喚醒定時器 計數(shù) 4096個時鐘 Boot代碼執(zhí)行時間 執(zhí)行用戶代碼 穩(wěn)定時鐘 T0 T1 T2 T3 RESET（振蕩模式， 12MHz晶振） 兩個電源的上電順序沒有限制 復位信號要保持一段時間 晶振開始起振 （系統(tǒng)上電） 嵌入式系統(tǒng)及應用 福州大學物信學院 LPC2xxx nRESET POWER X1 X2 UX1 t 振蕩器穩(wěn)定所需時間 芯片時鐘 輸入信號 在芯片未上電時，芯片振蕩器沒有工作； 1 芯片上電后，晶體振蕩器開始振蕩。 阻容式復位電路： VCC2GND111R S T135U1L P C 2200R110KC1V C CD1VC Vc t 電容兩端電壓不能突變 產生低電平脈沖復位 電源消失提供迅速放電回路 對電容充電 電容兩端電壓穩(wěn)定為電源電壓 這個電路成本低廉，但不能保證任何情況產生穩(wěn)定可靠的復位信號，所以一般場合需要使用 CAT80SP708和 CAT1025等專門的復位芯片。 嵌入式系統(tǒng)及應用 福州大學物信學院 時鐘部件－喚醒定時器 ? 喚醒定時器與時鐘的關系 喚醒定時器檢測到有效時鐘信號后，計數(shù) 4096個時鐘脈沖，并在這段時間里初始化系統(tǒng)硬件。 輸入范圍 10～ 25MHz 將 FOSC提升到 10～ 60MHz PLL 晶體 振蕩器 VPB 分頻器 FCCLK FPCLK fOSC FOSC CPU內核 芯片外設 嵌入式系統(tǒng)及應用 福州大學物信學院 FOSC 相位頻率 檢測 流控 振蕩器 CCO 2P 分頻 M分頻 FCCLK PLL 10～ 25MHz 156～ 320MHz 10～ 60MHz 調整 M值，實現(xiàn)Fosc到 Fcclk的倍頻 檢測兩路輸入信號的相位頻率，并根據(jù)誤差，輸出不同大小的電流信號 由輸入電流大小來控制其振蕩頻率 調整 P值，使CCO振蕩在規(guī)定頻率范圍內 PLL連接開關，在PLL鎖定前，系統(tǒng)使用 Fosc時鐘 ? PLL內部結構框圖 嵌入式系統(tǒng)及應用 福州大學物信學院 時鐘部件－ PLL(鎖相環(huán) ) ? PLL的鎖定過程 CCO的輸出頻率受到 “ 相位頻率檢測 ” 部件的控制，輸出所需頻率的過程不是一蹴而就的，而是一個拉鋸反復的過程。寫入該寄存器的值在有效的 PLL饋送序列執(zhí)行之前不起作用。 R/W 0xE01FC088 PLLSTAT PLL狀態(tài)寄存器。 RO 0xE01FC08C PLLFEED PLL饋送寄存器。 PLL狀態(tài)寄存器 (PLLSTAT)： 狀態(tài)寄存器STAT —— PLOCK PLLC PLLE —— L[1 0] L[4 0]15 : 11 10 9 8 7 MSEL[4:0]、 PSEL[1:0]、 PLLE、 PLLC：讀出反映這幾個參數(shù)的設臵值，寫入無效； PLOCK：反映 PLL的鎖定狀態(tài)?？梢栽?PLOCK置位后連接。 控制位組合： 嵌入式系統(tǒng)及應用 福州大學物信學院 ? 寄存器描述 饋送寄存器 PLLFEED PLLFEED[7 : 0] 7 : 0 PLL饋送寄存器 (PLLFEED)： PLLFEED[7:0]： PLL饋送序列必須寫入該寄存器才能使 PLL配臵和控制寄存器的更改生效。 //饋送序列第二步 ENABLE_IRQ()。通常，首先將 PLL激活并等待鎖定，然后再將 PLL連接。 1 選擇振蕩器頻率 (Fosc)。實際寫入 MSEL位的值為 M1的整數(shù)倍。 4嵌入式系統(tǒng)及應用 福州大學物信學院 ? PLL設置舉例 系統(tǒng)要求 Fosc＝ 10MHz， Fcclk＝ 60MHz。 嵌入式系統(tǒng)及應用 福州大學物信學院 ? PLL設置舉例 PLL配臵過程： uint8 PLLSet(uint32 Fcclk, uint32 Fosc, uint32 Fcco) { uint8 i。 break。 break。 break。 PLLFEED = 0x55。 PLLFEED = 0xaa。 ①、 HSI是高速內部時鐘， RC振蕩器，頻率為 8MHz。 ⑤、 PLL為鎖相環(huán)倍頻輸出，其時鐘輸入源可選擇為 HSI/HSE或者 HSE/2。 。 APB1分頻器可以選擇 16分頻，其輸出一路供 APB1外設使用 （ PCLK1，最大頻率36MHz），另一路送給定時器 (Timer) 4倍頻器使用。該倍頻器可以選擇 1或