arm硬件結(jié)構(gòu)應(yīng)用1～(參考版)
2025-05-10 18:03本頁(yè)面
【正文】 。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 功率控制 ? 功率控制注意事項(xiàng) 外部復(fù)位后， PCONP的值已經(jīng)設(shè)臵成使能所有接口和外圍功能，所以用戶不再需要去打開(kāi)某個(gè)外設(shè)。 PCONP中的每個(gè)位都控制一個(gè)外設(shè)，清除對(duì)應(yīng)位關(guān)閉功能。 外部功率控制寄存器 (PCONP)： 該寄存器允許將所選的外設(shè)功能關(guān)閉以實(shí)現(xiàn)節(jié)電的目的。 注 ：如果兩位都臵位，則進(jìn)入掉電模式。 節(jié)電模式 處理器 系統(tǒng)時(shí)鐘 外設(shè) 空閑模式 停止執(zhí)行指令 有效 正常工作 掉電模式 停止執(zhí)行指令 無(wú)效 無(wú)需時(shí)鐘支持的外 設(shè)能夠正常工作 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 CPU核 定時(shí)器 0 定時(shí)器 1 時(shí)鐘系統(tǒng) ... A/D轉(zhuǎn)換 FCCLK FVPB POWER …… 控制寄存器 PCON —— IDL 7 : 2 0 PD 1 控制寄存器PCONP —— — 31 : 13 PCTIM0 PCTIM1 2 …… 11 : 3 PCAD 12系統(tǒng)掉電 ? 寄存器描述 功率控制寄存器 (PCON)： 臵位 IDL位，將會(huì)進(jìn)入空閑模式。 (12) 打開(kāi)要使用的外設(shè)時(shí)鐘： RCC_APB1PerphClockCmd()…. 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? STM32時(shí)鐘的初始化舉例 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? STM32時(shí)鐘的初始化舉例 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? STM32時(shí)鐘的初始化舉例 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 功率控制 ? 概述 注： ARM芯片還允許程序?qū)δ硞€(gè)外設(shè)進(jìn)行關(guān)閉控制。 (10) 設(shè)置系統(tǒng)時(shí)鐘： RCC_SYSCLKConfig。 (8) 打開(kāi) PLL： RCC_PLLCmd(ENABLE)。 (6) 設(shè)置低速 AHB時(shí)鐘 (APB1)： RCC_PCLK1Config。 (4) 設(shè)置 AHB時(shí)鐘 (HCLK)： RCC_HCLKConfig。 (2) 打開(kāi)外部高速時(shí)鐘晶振 HSE： RCC_HSEConfig(RCC_HSE_ON)。 連接在 APB2(高速外設(shè) )上的設(shè)備有： UART SPI Timer ADC ADC所有普通 IO口 (PA~PE)、第二功能 IO口。 ADC分頻器可選擇為 8分頻。該倍頻器可以選擇 1或 2倍頻，時(shí)鐘輸出供定時(shí)器 1使用。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 （ 5） 送給 APB2分頻器。 APB1分頻器可以選擇 16分頻，其輸出一路供 APB1外設(shè)使用 （ PCLK1，最大頻率36MHz），另一路送給定時(shí)器 (Timer) 4倍頻器使用。系統(tǒng)時(shí)鐘可以選擇為 PLL輸出、 HSI、 HSE。 。 STM32 時(shí)鐘 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－ VPB分頻器 ? 概述 VPB總線是芯片的內(nèi)部總線，上面掛接著絕大部分的外設(shè)，而這些外設(shè)的工作速度相對(duì)于 ARM內(nèi)核來(lái)說(shuō)都要慢一些， VPB分頻器 決定了處理器時(shí)鐘（ cclk）與外設(shè)器件所使用的時(shí)鐘（ pclk）之間的關(guān)系 。 ⑤、 PLL為鎖相環(huán)倍頻輸出，其時(shí)鐘輸入源可選擇為 HSI/HSE或者 HSE/2。 ③、 LSI是低速內(nèi)部時(shí)鐘， RC振蕩器，頻率為 40kHz。 ①、 HSI是高速內(nèi)部時(shí)鐘， RC振蕩器，頻率為 8MHz。 return(TRUE)。 PLLFEED = 0xaa。 (1 10)) == 0)。 PLLFEED = 0x55。 PLLCFG = plldat。 break。 break。 break。 break。 break。 i = (Fcco / Fcclk)。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? PLL設(shè)置舉例 PLL配臵過(guò)程： uint8 PLLSet(uint32 Fcclk, uint32 Fosc, uint32 Fcco) { uint8 i。 M1＝ 5，所以寫入 PLLCFG[4:0]＝ 00101； P=Fcco/( Fcclk*2)，其中 Fcco為 156~320 MHz。 4嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? PLL設(shè)置舉例 系統(tǒng)要求 Fosc＝ 10MHz， Fcclk＝ 60MHz。通過(guò)設(shè)臵 P值，使 Fcco在定義的頻率限制范圍內(nèi)。實(shí)際寫入 MSEL位的值為 M1的整數(shù)倍。 2 計(jì)算 M值以配臵 MSEL位。 1 選擇振蕩器頻率 (Fosc)。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－ PLL(鎖相環(huán) ) ? PLL頻率計(jì)算 Fosc為晶體振蕩器的輸出頻率，即 PLL的輸入頻率 相位頻率 檢測(cè) 流控 振蕩器 CCO 2P 分頻 M分頻 PLL FOSC FCCO FCCO/(2 p) FCCO/(2 p M) 1 2 3 鎖定之后這兩個(gè)頻率相等 FOSC= FCCO/(2 p M) 連接 PLL之后 FCCLK= FCCO/(2 p) Fcco為 PLL電流控制振蕩器的輸出頻率 Fcclk為 最終的輸出頻率 (也是處理器的時(shí)鐘頻率 ) 經(jīng)過(guò) “ 2P分頻 ” 部件后得到 Fcco/(2 p)的頻率 Fcco/(2 p)信號(hào)經(jīng)過(guò) “ M分頻 ” 部件，得到 Fcco/ (2 p M)的頻率 PLL鎖定后相位頻率檢測(cè)的兩輸入端信號(hào)的頻率相等 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－ PLL(鎖相環(huán) ) ? PLL頻率計(jì)算 可以得出以下幾個(gè)等式： Fosc = Fcco/(2 p M) ? Fcco = Fosc (2 p M) Fcclk = Fcco/(2 p) ? Fcco = Fcclk (2 p) 最后得出 PLL的輸出頻率 (當(dāng) PLL激活并連接時(shí) )為： Fcclk = M Fosc 或 Fcclk = Fcco / (2 P) CCO輸出頻率為： Fcco = Fcclk 2 P 或 Fcco = Fosc M 2 P 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 相位頻率 檢測(cè) 流控 振蕩器 CCO 2P 分頻 M分頻 FCCLK PLL FOSC 時(shí)鐘部件－ PLL(鎖相環(huán) ) ? 確定 PLL設(shè)定的過(guò)程 的晶振頻率 M值 P值
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1