【正文】 腳連接模塊和系統(tǒng)控制模塊 )。 PD位，將會進(jìn)入掉電模式。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 連接在 APB1(低速外設(shè) )上的設(shè)備有： 電源接口、備份接口、 CAN、 USB、 I2CI2C UART UART SPI窗口看門狗、Timer Timer Timer4。 ④、 LSE是低速外部時(shí)鐘，接頻率為 。 default: return(FALSE)。 P必須是 1, 2, 4或 8其中的一個(gè)。 //饋送序列第一步 PLLFEED=0x55。 讀取該寄存器提供了控制 PLL和 PLL狀態(tài)的真實(shí)值。振蕩的波形大致如下： 從第一個(gè)有效時(shí)鐘開始，計(jì)數(shù) 4096個(gè)時(shí)鐘，在此期間內(nèi)部部件完成初始化 振蕩開始 CPU開始執(zhí)行指令 時(shí)間 (t) 振幅 (V) 注： 喚醒定時(shí)器就通過監(jiān)測晶振狀態(tài)來判斷是否能開始可靠的執(zhí)行代碼。 外接晶體或外接時(shí)鐘源 產(chǎn)生穩(wěn)定的時(shí)鐘信號 將 Fosc提升到合適的頻率 PLL 晶體 振蕩器 VPB 分頻器 FCCLK FPCLK fOSC FOSC CPU內(nèi)核 芯片外設(shè) 喚醒 定時(shí)器 ON/OFF 1 3 4 2 為系統(tǒng)提供基本的時(shí)鐘信號 (Fosc) 。每個(gè)器件的開發(fā)都由一個(gè)通用 API 驅(qū)動(dòng)， API 對該驅(qū)動(dòng)程序的結(jié)構(gòu)，函數(shù)和參數(shù)名稱都進(jìn)行了標(biāo)準(zhǔn)化。使該系列微控制器特別適用于工業(yè)控制、醫(yī)療系統(tǒng)、訪問控制和 POS機(jī)等場合。這樣就大大提高了產(chǎn)品的研發(fā)效率。 LPC2114/2124 LPC2212/2214 X1 X2 Clock CC 從屬模式 LPC2114/2124 LPC2212/2214 X1 X2 CX1 CX2 XTAL 振蕩模式 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－晶體振蕩器 ? 從屬模式 使用從屬模式時(shí)，時(shí)鐘信號通過 X1引腳從外部輸入，輸入頻率范圍： 1～ 50(MHz)，其幅度范圍為： 200mV ~ 。 輸入范圍 10～ 25MHz 將 FOSC提升到 10～ 60MHz PLL 晶體 振蕩器 VPB 分頻器 FCCLK FPCLK fOSC FOSC CPU內(nèi)核 芯片外設(shè) 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 FOSC 相位頻率 檢測 流控 振蕩器 CCO 2P 分頻 M分頻 FCCLK PLL 10～ 25MHz 156～ 320MHz 10～ 60MHz 調(diào)整 M值，實(shí)現(xiàn)Fosc到 Fcclk的倍頻 檢測兩路輸入信號的相位頻率，并根據(jù)誤差，輸出不同大小的電流信號 由輸入電流大小來控制其振蕩頻率 調(diào)整 P值，使CCO振蕩在規(guī)定頻率范圍內(nèi) PLL連接開關(guān)，在PLL鎖定前，系統(tǒng)使用 Fosc時(shí)鐘 ? PLL內(nèi)部結(jié)構(gòu)框圖 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－ PLL(鎖相環(huán) ) ? PLL的鎖定過程 CCO的輸出頻率受到 “ 相位頻率檢測 ” 部件的控制，輸出所需頻率的過程不是一蹴而就的，而是一個(gè)拉鋸反復(fù)的過程。 PLL狀態(tài)寄存器 (PLLSTAT)： 狀態(tài)寄存器STAT —— PLOCK PLLC PLLE —— L[1 0] L[4 0]15 : 11 10 9 8 7 MSEL[4:0]、 PSEL[1:0]、 PLLE、 PLLC：讀出反映這幾個(gè)參數(shù)的設(shè)臵值，寫入無效； PLOCK：反映 PLL的鎖定狀態(tài)。通常，首先將 PLL激活并等待鎖定，然后再將 PLL連接。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? PLL設(shè)置舉例 PLL配臵過程： uint8 PLLSet(uint32 Fcclk, uint32 Fosc, uint32 Fcco) { uint8 i。 PLLFEED = 0x55。 。 (4) 設(shè)置 AHB時(shí)鐘 (HCLK)： RCC_HCLKConfig。 PCONP中的每個(gè)位都控制一個(gè)外設(shè)，清除對應(yīng)位關(guān)閉功能。 節(jié)電模式 處理器 系統(tǒng)時(shí)鐘 外設(shè) 空閑模式 停止執(zhí)行指令 有效 正常工作 掉電模式 停止執(zhí)行指令 無效 無需時(shí)鐘支持的外 設(shè)能夠正常工作 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 CPU核 定時(shí)器 0 定時(shí)器 1 時(shí)鐘系統(tǒng) ... A/D轉(zhuǎn)換 FCCLK FVPB POWER …… 控制寄存器 PCON —— IDL 7 : 2 0 PD 1 控制寄存器PCONP —— — 31 : 13 PCTIM0 PCTIM1 2 …… 11 : 3 PCAD 12系統(tǒng)掉電 ? 寄存器描述 功率控制寄存器 (PCON)： 臵位 IDL位，將會進(jìn)入空閑模式。 ADC分頻器可選擇為 8分頻。 ③、 LSI是低速內(nèi)部時(shí)鐘， RC振蕩器，頻率為 40kHz。 break。通過設(shè)臵 P值，使 Fcco在定義的頻率限制范圍內(nèi)。 //關(guān)閉中斷，防止饋送序列操作被打斷 PLLFEED=0xAA。如果曾對 PLLCON或 PLLCFG執(zhí)行了寫操作，但沒有產(chǎn)生 PLL饋送序列，這些值將不會反映 PLL的當(dāng)前狀態(tài)。 工作原理如圖： 對輸入時(shí)鐘計(jì)數(shù) 計(jì)數(shù)滿 4096個(gè)周期后，控制開關(guān)閉合 為 CPU提供時(shí)鐘 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘部件－喚醒定時(shí)器 ? 概述 當(dāng)給芯片加電或某個(gè)事件使芯片退出掉電模式后，振蕩器就開始工作，但是需要一段時(shí)間來產(chǎn)生足夠振幅的信號驅(qū)動(dòng)時(shí)鐘邏輯。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 時(shí)鐘系統(tǒng) ? 時(shí)鐘系統(tǒng)結(jié)構(gòu) ARM微控制器的時(shí)鐘系統(tǒng)包括四個(gè)部分： 晶體振蕩器、喚醒定時(shí)器、鎖相環(huán)（ PLL）和 VPB分頻器。 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 2. STM32 固件庫 每個(gè)外設(shè)驅(qū)動(dòng)都由一組函數(shù)組成，這組函數(shù)覆蓋了該外設(shè)所有功能。 ? 簡介 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 LPC2022系列 ARM產(chǎn)品 ? LPC2100系列 ? LPC2200系列 ? LPC2300系列 ? LPC2400系列 ? LPC2800系列 嵌入式系統(tǒng)及應(yīng)用 福州大學(xué)物信學(xué)院 ? 器件信息 器件 引腳數(shù) 片內(nèi) RAM 片內(nèi) Flash 10位 AD通道數(shù) 備注 LPC2114 64 16KB 128KB 4 － LPC2124 64 16KB 256KB 4 － LPC2210 144 16KB － 8 帶外部