【正文】 計(jì)算機(jī)應(yīng)用研究所 128 四種格式的 一級(jí)描述符 0 0 粗粒度二級(jí)頁(yè)表的基地址 0 域 用戶定義 0 1 段基地址 為 0 A P 0 域 C B 1 0 細(xì)粒度二級(jí)頁(yè)表基地址 為 0 域 用戶定義 1 1 無(wú)效 粗表 段 細(xì)表 31 20 19 12 11 10 9 8 5 4 3 2 1 0 計(jì)算機(jī)應(yīng)用研究所 129 粗粒度頁(yè)表描述符 ? 當(dāng)一級(jí)描述符的位 [1..0]為 0b01（ 0b代表二進(jìn)制）時(shí)，該一級(jí)描述符中包含了粗粒度的二級(jí)頁(yè)表的物理地址，這種一級(jí)描述符稱為粗粒度頁(yè)表描述符。其中位[31..14]為內(nèi)存中頁(yè)表的基地址，位 [13..0]為 0。以頁(yè)為單位的地址變換過(guò)程需要二級(jí)頁(yè)表。 ? 二級(jí)頁(yè)表中包含有以大頁(yè)和小頁(yè)為單位的地址變換條目。一級(jí)頁(yè)表實(shí)現(xiàn)的地址映射粒度較大。 在頁(yè)表和 TLB中，每一個(gè)地址變換條目實(shí)際上記錄了一個(gè)虛擬存儲(chǔ)空間的存儲(chǔ)塊的基地址與物理存儲(chǔ)空間相應(yīng)的一個(gè)存儲(chǔ)塊的基地址的對(duì)應(yīng)關(guān)系。 計(jì)算機(jī)應(yīng)用研究所 124 MMU中的地址變換過(guò)程 ARM系統(tǒng)中虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射都是以內(nèi)存塊為單位進(jìn)行的。 計(jì)算機(jī)應(yīng)用研究所 123 ARM存儲(chǔ)器存儲(chǔ)訪問(wèn)過(guò)程 ? ② 如果芯片禁止 MMU時(shí)使能 cache和 write buffer， arm存儲(chǔ)器經(jīng) cache和 write buffer，與主存交換數(shù)據(jù)。對(duì)于允許緩存（ cached）的存儲(chǔ)訪問(wèn)，如果在 cache命中，則忽略物理地址；如果 cache沒(méi)有命中，則使用步驟（ 1）中得到的物理地址訪問(wèn)內(nèi)存，并把該塊數(shù)據(jù)讀取到 cache中。 如果該內(nèi)存訪問(wèn)不被允許 ， CP15向 ARM處理器報(bào)告存儲(chǔ)訪問(wèn)中止 。 ? ② 根 據(jù) 條 目 中 C （ cachable ） 控 制 位 和 B （Bufferable） 控制位決定是否緩存該內(nèi)存訪問(wèn)的結(jié)果 。如果 TLB已 經(jīng)滿了，則需要根據(jù) 一定的替換算法進(jìn)行替換。 ? 訪問(wèn) CP15寄存器的指令有如下兩條： ? MCR Register Coprocessor Register ? MRC Coprocessor Register Register 注意： 這兩條指令只能在系統(tǒng)模式下執(zhí)行；在用戶模式下執(zhí)行該指令將引起異常。 鎖定 TLB，進(jìn)行替換。例，地址未對(duì)齊，頁(yè)表訪問(wèn)失效等。 計(jì)算機(jī)應(yīng)用研究所 116 ARM存儲(chǔ)管理單元 MMU ?系統(tǒng)控制協(xié)處理 CP15的功能 ?用于處理、控制 ARM的特殊性能 ?片上存儲(chǔ)器管理單元 (MMU) ?指令、數(shù)據(jù)緩存 ?寫緩沖器 計(jì)算機(jī)應(yīng)用研究所 117 寄存器 作 用 寄存器 C1中的某些位 用于配置 MMU中的一些操作 寄存器 C2 保存內(nèi)存中一級(jí)頁(yè)表的基地址 寄存器 C3 設(shè)置域（ domain）的訪問(wèn)控制屬性 寄存器 C4 保留 寄存器 C5 內(nèi)存訪問(wèn)失效狀態(tài)指示 寄存器 C6 內(nèi)存訪問(wèn)失效時(shí)失效的地址（ （虛擬地址） ） 寄存器 C8 控制與清除 TLB內(nèi)容相關(guān)操作 寄存器 C10 控制與鎖定 TLB內(nèi)容相關(guān)操作 協(xié)處理 CP15 ? 為控制這些特性， CP15提供了 16 個(gè)額外寄存器 ,其中 8個(gè)與 MMU相關(guān) 117 禁止、使能 MMU、cache和寫緩沖 32bit，每 2位設(shè)置一個(gè)域的 4種不同訪問(wèn)屬性。 ? 存儲(chǔ)器訪問(wèn)權(quán)限的控制。它把虛擬地址空間分成一個(gè)個(gè)固定大小的塊，每一塊稱為一頁(yè)，把物理內(nèi)存的地址空間也分成同樣大小的頁(yè)。 計(jì)算機(jī)應(yīng)用研究所 115 ARM存儲(chǔ)管理單元 MMU ? 在 ARM系統(tǒng)中，存儲(chǔ)管理單元 MMU主要完成以下工作： ? 虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射。 ? 為了適應(yīng)不同的嵌入式應(yīng)用， ARM存儲(chǔ)系統(tǒng)的體系結(jié)構(gòu)存在很多差別。 缺點(diǎn)：命中率低， cache平均性能 不穩(wěn)定。 ? 隨機(jī)替換算法 ? 通過(guò)一個(gè)偽隨機(jī)數(shù)發(fā)生器產(chǎn)生一個(gè)偽隨機(jī)數(shù)，以新塊替換編號(hào)為該偽隨機(jī)數(shù)的 cache塊。 ? 組間全相聯(lián)，組內(nèi)直接映象。 計(jì)算機(jī)應(yīng)用研究所 111 組相聯(lián)映像與變換 111 映像關(guān)系： 主存第 M塊只能映象到 cache的第 k 組，但組內(nèi)映像任意 : k＝ M mod（ G） （ G為 Cache的組數(shù)） 討論： Cache組數(shù)為 1時(shí)，全相聯(lián)映像； Cache組內(nèi)塊數(shù)為 1 ，直接映像； 當(dāng)主存空間和 Cache空間確定時(shí)，組內(nèi)塊數(shù)多，沖突概率小，變換復(fù)雜，組內(nèi)塊數(shù)少，沖突概率大，變換簡(jiǎn)單。 每區(qū)分成若干個(gè)塊，某個(gè)塊只能 映象到 Cache 的一個(gè)特定的 塊。 計(jì)算機(jī)應(yīng)用研究所 108 四種映象方式 ? 常用的地址映像和變換方式有：全相聯(lián)地址映像和變換、組相聯(lián)地址映像和變換、直接映像和變換。也就是說(shuō)，把存放在主存中的程序或數(shù)據(jù)按照某種規(guī)則裝入到 cache中，并建立主存地址到 cache地址之間的對(duì)應(yīng)關(guān)系。 若 cache已滿，根據(jù)替換算法替換某 cache塊。 若未命中，虛擬地址經(jīng)地址轉(zhuǎn)換部件（頁(yè)表）轉(zhuǎn)換成物理地址訪問(wèn)主存。 地址變換部件進(jìn)行地址變換，即根據(jù)主存塊號(hào) M檢索 cache，若找到則為命中，并將 M轉(zhuǎn)換成 cache塊號(hào) m存入 cache寄存器。同樣，cache的地址也由塊號(hào) m和塊內(nèi)地址 n組成。 計(jì)算機(jī)應(yīng)用研究所 106 ? 在 cache存儲(chǔ)系統(tǒng)中，把主存儲(chǔ)器和 cache都劃分成相同大小的塊。 標(biāo)志區(qū)保存內(nèi)存數(shù)據(jù)塊的高位地址作為檢索項(xiàng)，緩沖區(qū)保存內(nèi)存數(shù)據(jù)塊的若干個(gè)字。 讀或?qū)懖僮鲿r(shí)，地址索引機(jī)構(gòu)首先在 cache的目錄標(biāo)志區(qū)查找其內(nèi)容與主存物理地址的高位（主存塊號(hào) M）相同的 cache塊，若找到則為命中，從而形成 cache的塊號(hào) m。 計(jì)算機(jī)應(yīng)用研究所 104 Cache CPU 地址 索引 機(jī)構(gòu) 置換控制器 高速緩沖 存儲(chǔ)器 主 存 段（頁(yè)） 地址 高位地址 低位地址 地址總線 數(shù)據(jù)總線 Cache結(jié)構(gòu)框圖 計(jì)算機(jī)應(yīng)用研究所 105 cpu Cache原理 主存 讀 /寫 未命中 數(shù)據(jù)塊 Cache m 主存地址 主存塊號(hào) M 命中 字 0 2 3 4 … 0 2 3 4 1 . . . . . . M 高位地址 /保存在標(biāo)志區(qū) 低位地址 /檢索某個(gè)字 標(biāo)志區(qū) 存儲(chǔ)區(qū) 主存地址 M Cache和主存均分為若干個(gè)大小相同的數(shù)據(jù)塊，一個(gè)塊由若干字組成 。 注意： 讀操作分配 主要在數(shù)據(jù)讀取未命中時(shí)，才進(jìn)行cache內(nèi)容預(yù)取填充。 ? 讀操作分配 cache， 當(dāng)進(jìn)行數(shù)據(jù)寫操作時(shí) ,如果 cache未命中，只是簡(jiǎn)單的將數(shù)據(jù)寫入主存中。 寄存器 處理器 Cache 指令的拷貝 數(shù)據(jù)的拷貝 存儲(chǔ)器 指令 數(shù)據(jù) 地址 指令和數(shù)據(jù) 地址 指令和數(shù)據(jù) FF....FF 00...00 計(jì)算機(jī)應(yīng)用研究所 102 獨(dú)立 Cache 數(shù)據(jù)和指令分離 cache，如 ARM920T。其中，用于指令預(yù)取的cache稱為指令 cache，用于數(shù)據(jù)讀寫的 cache稱為數(shù)據(jù)cache。 計(jì)算機(jī)應(yīng)用研究所 99 命中率 計(jì)算機(jī)應(yīng)用研究所 100 高速緩存（ Cache）的分類 ? 統(tǒng)一 Cache： 如果一個(gè)存儲(chǔ)系統(tǒng)中指令預(yù)取時(shí)使用的cache和數(shù)據(jù)讀寫時(shí)使用的 cache是用一個(gè) cache，這是稱系統(tǒng)使用統(tǒng)一的 cache。 ? 寫入方法： ? 通寫 （ Write Through） ：寫 Cache時(shí) ， Cache與對(duì)應(yīng)內(nèi)存內(nèi)容同步更新 。 計(jì)算機(jī)應(yīng)用研究所 98 Cache ? Cache命中 ： CPU每次讀取主存時(shí)， Cache控制器都要檢查 CPU送出的地址，判斷 CPU要讀取的數(shù)據(jù)是否在Cache中，如果在就稱為命中。 ? 不同的處理器其 Cache的大小不一樣。 ? 在嵌入式系統(tǒng)中 Cache全部都集成在嵌入式微處理器內(nèi)。 ? 在協(xié)處理器寄存器傳送期間，存儲(chǔ)系統(tǒng)不允許驅(qū)動(dòng)數(shù)據(jù)總線。 ? 參看下面圖解 計(jì)算機(jī)應(yīng)用研究所 90 合并的 IS周期示意圖 A [3 1 : 0 ]MCL Kn MRE QSE Qn RA Sn CA SD [3 1 : 0 ]I 周期 S 周期nMREQ, SEQ信號(hào)組合 =10 指明 I周期，即內(nèi)部周期 nMREQ, SEQ信號(hào)組合 =01 指明 S周期 , 即順序周期 計(jì)算機(jī)應(yīng)用研究所 91 協(xié)處理器寄存器傳送周期 ? 在協(xié)處理器寄存器傳送期間， ARM7TDMI使用數(shù)據(jù)總線向或從協(xié)處理器傳送數(shù)據(jù)。 ? 在合并的 IS周期，對(duì)于同一存儲(chǔ)位置，下一個(gè)周期是順序周期。當(dāng)這種情況發(fā)生時(shí)，下一個(gè)存儲(chǔ)周期的地址在內(nèi)部周期期間就在總線上廣播。 ? 只要可能， ARM7TDMI就廣播下一次訪問(wèn)的地址以便開(kāi)始譯碼，但存儲(chǔ)控制器不允許進(jìn)行存儲(chǔ)器訪問(wèn)。 ? 存儲(chǔ)系統(tǒng)順序訪問(wèn)與非順序訪問(wèn)相比響應(yīng)更快，需要更短的訪問(wèn)時(shí)間。在突發(fā)傳送期間， A[31:0]信號(hào)增加，其它地址類信號(hào)不受突發(fā)影響。 計(jì)算機(jī)應(yīng)用研究所 84 突發(fā)傳輸 ? 突發(fā)總是從 N周期或合并的 IS周期開(kāi)始，接著是 S周期。突發(fā)傳送的第一個(gè)周期，地址可與前一個(gè)內(nèi)部周期相同。 ? 這一信息可用于優(yōu)化存儲(chǔ)控制器與突發(fā)存儲(chǔ)器件 (如 DRAM)接口的設(shè)計(jì)。這為全地址譯碼提供了時(shí)間，或?qū)⑿泻土械刂锋i存進(jìn) DRAM。在下一個(gè)總線周期結(jié)束時(shí)，數(shù)據(jù)在 CPU和存儲(chǔ)器之間傳送。存儲(chǔ)控制器必須啟動(dòng)存儲(chǔ)器訪問(wèn)來(lái)滿足這個(gè)請(qǐng)求。 計(jì)算機(jī)應(yīng)用研究所 80 總線周期類型 nM R EQ0011SEQ0110總線周期類型N 周期S 周期I 周期C 周期 協(xié)處理器寄存器傳送周期內(nèi)部周期順序周期非順序周期說(shuō)明計(jì)算機(jī)應(yīng)用研究所 81 非順序周期 ? 非順序周期是最簡(jiǎn)單的總線周期，在處理器請(qǐng)求向或從某一地址傳送時(shí)出現(xiàn)。 ? 內(nèi)部周期 不需要傳送，因?yàn)樗趫?zhí)行內(nèi)部功能，不能同時(shí)執(zhí)行有用的預(yù)取。 ? 順序周期 請(qǐng)求向或從某一地址傳送。 計(jì)算機(jī)應(yīng)用研究所 78 ARM7TDMI的一個(gè)存儲(chǔ)周期 MCL Kn MRE QSE QA [3 1 : 0 ]D [3 1 : 0 ]A PE高阻抗態(tài) 總線變化 計(jì)算機(jī)應(yīng)用研究所 79 4種類型的總線周期 ? ARM7TDMI的總線接口可以實(shí)現(xiàn)如下 4種不同類型的總線周期： ? 非順序周期 請(qǐng)求向或從某一地址傳送。 計(jì)算機(jī)應(yīng)用研究所 76 時(shí)序圖約定 ? 本頁(yè)給出的圖例適用于后面的各種時(shí)序圖 時(shí)鐘電平由高到低瞬變電平由高/ 低到高總線穩(wěn)定總線由穩(wěn)態(tài)到高阻態(tài)總線變化總線由高阻態(tài)到穩(wěn)態(tài)計(jì)算機(jī)應(yīng)用研究所 77 總線周期 ? 流水型的 ARM7TDMI總線接口能夠有最長(zhǎng)的存儲(chǔ)周期時(shí)間用于地址譯碼和響應(yīng)訪問(wèn)請(qǐng)求。 ? 對(duì)于大多數(shù)設(shè)計(jì)，這些信號(hào)必須接高電平。 計(jì)算機(jī)應(yīng)用研究所 74 ABORT信號(hào) ? ABORT(memory abort) ? 存儲(chǔ)系統(tǒng)使用該信號(hào)通知處理器其所請(qǐng)求的訪問(wèn)是不允許的。在Thumb狀態(tài)，新地址可以是相同的半字或下一個(gè)半字。 計(jì)算機(jī)應(yīng)用研究所 73 SEQ信號(hào) ? SEQ(quential address) ? 概述：指示順序地址 ? 當(dāng)下一個(gè)存儲(chǔ)器周期的地址與上一次存儲(chǔ)器訪問(wèn)的地址緊密相關(guān)時(shí)， SEQ為高。 ? 當(dāng)處理器正在執(zhí)行 Thumb指令集時(shí)