freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

arm微處理器硬件結(jié)構(gòu)(參考版)

2025-05-16 03:19本頁面
  

【正文】 比如, 8M 8,這是一個 8bit位寬芯片,有 8M個存儲單元,總?cè)萘渴?64Mbit( 8MB) SDRAM R/W RAS CAS CE Addr Data CLK 存儲系統(tǒng)機制 SDRAM 。 bank 存儲單元數(shù)量 =行數(shù) 列數(shù) Bank的數(shù)量 一般 M W的方式來表示芯片的容量(或者說是芯片的規(guī)格 /組織結(jié)構(gòu))。 存儲系統(tǒng)機制 SDRAM 存儲系統(tǒng)機制 SDRAM 內(nèi)存芯片存儲數(shù)據(jù)的基本單位是bit(位 ),而進行尋址的基本單位則是 Byte(字節(jié) ),一個 Byte就等于8bit。 Power Supply: V : CMOS, 3V U : CMOS, Density amp。 通過專門設(shè)備將數(shù)據(jù)先置于內(nèi)存 2)按信息存取方式分類 存儲系統(tǒng)機制 存儲器部件的幾種分類 隨機存取存儲器 RAM 只讀存儲器 ROM Randomly Access Memory Read Only Memory 掩膜式 ROM 可編程只讀存儲器 PROM 可改寫的只讀存儲器 EPROM 靜態(tài) RAM 動態(tài) RAM 準靜態(tài) RAM 按功能分 按信息存儲的方式分 存儲系統(tǒng)機制 Flash ROM MX 29 LV 040 C T C – 70 G Options: G: Leadfree package R: Restricted VCC(~) Q: Restricted VCC(~) with Leadfree package Speed: 55: 55ns 70: 70ns 90: 90ns 12: 120ns Temperature range: C: Commercial(0~70oC) I: Industrial(40~85oC) Vendor: Macronix International Package: Q: PLCC T: TSOP Device: 29: Flash Type: L, LV: 3V Density amp。 1)按在系統(tǒng)中的地位分類 存儲器部件的幾種分類 主存儲器( Main Memory),(內(nèi)存、主存) 輔助存儲器( Auxiliary Memory、 Secondary Memory),(外存、輔存) CPU直接訪問 速度快,用于存放系統(tǒng)軟件、參數(shù)以及當(dāng)前要運行的應(yīng)用軟件和數(shù)據(jù)、系統(tǒng)軟件的部分軟件。 ? 嵌入式系統(tǒng)的主存儲器容量是有限的, 磁盤、光盤或 CF、 SD卡等外部存儲器用來保存大信息量的數(shù)據(jù) 。 ? 在這種存儲器分層結(jié)構(gòu)中,上面一層的存儲器作為下一層存儲器的高速緩存。 – ( 2)存儲器訪問權(quán)限的控制。 ? MMU( Memory Manage Unit, 存儲管理單元)在 CPU和物理內(nèi)存之間進行地址轉(zhuǎn)換,將地址從邏輯空間映射到物理空間,這個轉(zhuǎn)換過程一般稱為內(nèi)存映射。主要在數(shù)據(jù)讀取時,才進行cache內(nèi)容預(yù)取。 ? 當(dāng)進行數(shù)據(jù)寫操作時, cache分為兩類 :讀操作分配 cache和寫操作分配 cache 。僅當(dāng)需要替換時,才把已經(jīng)修改的 cache塊寫回到主存中。采用寫通法進行數(shù)據(jù)更新的 cache稱為寫通 cache。 ? 當(dāng) CPU更新了 cache的內(nèi)容時,要將結(jié)果寫回到主存中,可以采用 寫通法 ( writethrough)和 寫回法 ( writeback)。 .1ARM存儲系統(tǒng) ? ARM體系結(jié)構(gòu)的存儲器格式(小端) ? ARM 可以用 little/big endian 格式存取數(shù)據(jù) . r0 = 0x11223344 STR r0, [r1] LDRB r2, [r1] r1 = 0x00 Memory 3 2 1 0 0 1 2 3 Byte Lane 31 24 23 16 15 8 7 0 11 22 33 44 31 24 23 16 15 8 7 0 44 33 22 11 31 24 23 16 15 8 7 0 11 22 33 44 31 24 23 16 15 8 7 0 00 00 00 44 31 24 23 16 15 8 7 0 00 00 00 11 Little endian Big endian R2 = 0x44 R2 = 0x11 .1ARM存儲系統(tǒng) ? cache能夠減少內(nèi)存平均訪問時間。 ? 大端格式 (bigendian):字數(shù)據(jù)的高字節(jié)存儲在低地址中,而字數(shù)據(jù)的低字節(jié)則存放在高地址中 ? ARM體系結(jié)構(gòu)的存儲器格式(大端) .1ARM存儲系統(tǒng) ? 小端格式 (littleendian):與大端存儲格式相反。 ? 作為 32位的微處理器, ARM體系結(jié)構(gòu)所支持的最大尋址空間為 4GB( 232字節(jié))。 ? 其 單元地址為無符號的 31位 數(shù),范圍為 0~ ? 地址為 A的字數(shù)據(jù)包括 A, A+1中的 2字節(jié)內(nèi)容 ? ARM處理器支持一下 6種數(shù)據(jù)類型: .1ARM存儲系統(tǒng) ? 8位有符號和無符號字節(jié); ? 16位有符號和無符號半字;( 2字節(jié)邊界對齊) ? 32位有符號和無符號字;( 4字節(jié)邊界對齊) ARM操作面向 32位操作數(shù),以字為單位對齊; Thumb操作面向 16位操作數(shù),以半字為單位對齊; ? ARM體系結(jié)構(gòu)將存儲器看作是從零地址開始的字節(jié)的線性組合。 ? 其單元地址為無符號的 32位數(shù),范圍為 0~ ? ARM體系的也可視為地址空間大小 個 32位 的字。 執(zhí)行 1 取指 指令 譯碼 2 譯碼 1 執(zhí)行 2 執(zhí)行 1 取指 譯碼 2 譯碼 1 執(zhí)行 2 流水線1 流水線2 數(shù)據(jù)回寫 存儲系統(tǒng)機制 輸入 輸出 硬 件 軟 件 存放 程序 和 數(shù)據(jù) ? ARM體系中的存儲空間 .1ARM存儲系統(tǒng) ? ARM體系使用單一的平板地址空間。 引入控制阻滯延時 (分支損失) Instruction Fetch Shift + ALU Memory Access Reg Write Reg Read Reg Decode FETCH DECODE EXECUTE MEMORY WRITE ARM9TDMI ARM or Thumb Inst Decode Reg Select Reg Read Shift ALU Reg Write Thumb?ARM depress ARM decode Instruction Fetch FETCH DECODE EXECUTE ARM7TDMI 三級流水線 五級流水線 指令流水線 指令 取指 移位 + ALU 寄存器 寫 寄存器 讀 寄存器 譯碼 FETCH DECODE EXECUTE MEMORY WRITE ARM9TDMI ARM 或 Thumb 指令解碼 ARM10 指令地址 生成 移位 + ALU 數(shù)據(jù) Cache 接口 寄存器 寫 FETCH DECODE EXECUTE MEMORY WRITE 寄存器 讀 + 結(jié)果 前向遷移 + 記分板 乘法 乘 加 協(xié)處理器 數(shù)據(jù)接口 分支 預(yù)測 指令 取指 ISSUE 寄存器 訪問 數(shù)據(jù) + 分支地址 生成 ARM 或 Thumb 指令解碼 協(xié)處理器 指令發(fā)出 五級流水線 指令流水線 六級流水線 預(yù)取 ( Fetch) 譯碼 ( Decode) 執(zhí)行 ( Execute) 預(yù)取 ( Fetch) 譯碼 ( Decode) 執(zhí)行 ( Execute
點擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1