arm微處理器體系結(jié)構(gòu)(參考版)
2025-03-11 12:38本頁面
【正文】 演講完畢，謝謝觀看！ 。 (3) 進入和退出異常小結(jié) 表 25中總結(jié)了進入異常處理時保存在相應的 R14寄存器中的 PC值，以及在退出異常處理時推薦使用的指令 。 (2) 退出異常的操作 在完成異常處理后： 1. 將 LR寄存器的值減去相應的偏移量 (偏移量根據(jù)異常不同而不同 )，送到 PC中； 2. 將 SPSR復制回 CPSR中； 3. 清除中斷禁止位標志。也可以設(shè)置中斷禁止位來阻止其它無法處理的異常嵌套。 ③迫使 CPSR模式位設(shè)置成取決于異常的值。例如在軟件中斷(SWI)情況下，“ MOVS PC，R14_svc” ,總是返回到下一條指令，而與 SWI是在 ARM還是 Thumb狀態(tài)下執(zhí)行的無關(guān)。它能使程序在異常處理返回后從正確的位置重新開始。 如果異常是從 ARM狀態(tài)進入，則保存在 LR寄存器中的是下一條指令的地址 (當前 PC+4或 PC+8，取決于異常，見表 25)。 在異常被處理之前，必須保存當前的處理器狀態(tài)，以便當處理程序完成后，原來的程序能重新開始。如果支持，則在輸入硬件配置時，選擇是使用正常向量還是高端向量。 這些改變后的地址位置稱為高端向量。 8. 異常優(yōu)先級 異常的優(yōu)先級如表 24所列。只能在特權(quán)模式下改變 F位，當檢測到FIQ時 ,執(zhí)行下列操作，即 R14_fiq=address of the aborted instruction + 4 SPSR_fiq=CPSR CPSR[4:0]=0b10001 /*進入 FIQ模式 */ CPSR[5]=0 /*在 ARM狀態(tài)執(zhí)行 */ CPSR[6]=1 /*禁止快速中斷 */ CPSR[7]=1 /*禁止正常中斷 */ If high vectors configured then PC=0xFFFF001C Else PC=0x0000001C 使用下面的指令從中斷服務返回，即 SUBS PC， R14， 4 上面的指令恢復 PC(從 R14_fiq)和CPSR(從 SPSR_fiq)，并繼續(xù)執(zhí)行被中斷的程序。 當 CPSR的 F位置 1時，禁止快速中斷。 ７．快速中斷請求 (FIQ)異常 通過處理器上的 FIQ輸入引腳，由外部產(chǎn)生 FIQ異常。若 I位清零，則 ARM在指令執(zhí)行完之前檢查 IRQ輸入。當進入 FIQ處理時，會屏蔽掉 IRQ異常。若中止的指令不需要重新執(zhí)行，則使用下面的指令： SUBS PC， R14， 4 ６ . 中斷請求 (IRQ)異常 通過處理器上的 IRQ輸入引腳，由外部產(chǎn)生 IRQ異常。在下面的任何指令或異常改變 CPU狀態(tài)之前，數(shù)據(jù)中止異常發(fā)生。 ５．數(shù)據(jù)中止 (數(shù)據(jù)訪問存儲器中止 ) 存儲器系統(tǒng)發(fā)出存儲器中止信號。在 ARMv5及以上版本中，執(zhí)行 BKPT指令也會產(chǎn)生預取中止異常。 若處理器試圖執(zhí)行無效指令，則產(chǎn)生預取中止異常。當執(zhí)行 SWI時，完成下列操作： R14_svc=address of next instruction after the SWI instruction SPSR_svc=CPSR CPSR[4:0]=0b10011 /*進入管理模式 */ CPSR[5]=0 /*在 ARM狀態(tài)執(zhí)行 */ /*CPSR[6]不變 */ CPSR[7]=1 /*禁止正常中斷 */ If high vectors configured then PC=0xFFFF0008 Eles PC=0x00000008 完成 SWI操作后，使用下列指令恢復 PC(從 R14_svc)和 CPSR(從SPSR_svc)，并返回到 SWI指令后的下一條指令，即 MOVS PC， R14 4. 預取中止 (取指令存儲器中止 ) 存儲器系統(tǒng)發(fā)出存儲器中止 (abort)信號。 當未定義指令異常出現(xiàn)時，執(zhí)行下列操作： R14_und=address of next instruction after the undefined instruction SPSR_und=CPSR CPSR[4:0]=0b11011 /*進入未定義模式 */ CPSR[5]=0 /*在 ARM狀態(tài)執(zhí)行 */ /*CPSR[6]不變 */ CPSR[7]=1 /*禁止正常中斷 */ If high vectors configured then PC=0xFFFF0004 Else PC=0x00000004 在仿真未定義指令后，使用下列指令返回，即 MOVS PC， R14 上面的指令恢復 PC(從 R14_und)和 CPSR(從SPSR_und)，并返回到未定義指令后的下一條指令。 若試圖執(zhí)行未定義的指令，也會出現(xiàn)未定義指令異常。 ２．未定義指令異常 當 ARM處理器執(zhí)行協(xié)處理器指令時，它必須等待任一外部協(xié)處理器應答后，才能真正執(zhí)行這條指令。 １．復 位 處理器上一旦有復位輸入， ARM處理器立刻停止執(zhí)行當前指令。 當異常出現(xiàn)時，異常模式分組的 R14和 S
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1