arm微處理器體系結(jié)構(gòu)-資料下載頁
2025-03-09 12:38本頁面
【正文】 14_irq=address of the aborted instruction + 4 SPSR_irq=CPSR CPSR[4:0]=0b10010 /*進(jìn)入 IRQ模式 */ CPSR[5]=0 /*在 ARM狀態(tài)執(zhí)行 */ /* CPSR [6]不變 */ CPSR[7]=1 /*禁止正常中斷 */ If high vectors configured then PC=0xFFFF0018 Else PC=0x00000018 使用下面的指令從中斷服務(wù)返回，即 SUBS PC， R14， 4 上面的指令恢復(fù) PC(從 R14_irq)和 CPSR(從SPSR_irq)，并繼續(xù)執(zhí)行被中斷的程序。 ７．快速中斷請求 (FIQ)異常 通過處理器上的 FIQ輸入引腳，由外部產(chǎn)生 FIQ異常。 FIQ被設(shè)計(jì)成支持?jǐn)?shù)據(jù)傳送和通道處理，并有足夠的私有 (private)寄存器，從而在這樣的應(yīng)用中可避免對寄存器保存的需求，減少了上下文切換的總開銷。 當(dāng) CPSR的 F位置 1時(shí)，禁止快速中斷。若 F位清零，則 ARM在執(zhí)行指令時(shí)檢查 FIQ輸入。只能在特權(quán)模式下改變 F位，當(dāng)檢測到FIQ時(shí) ,執(zhí)行下列操作，即 R14_fiq=address of the aborted instruction + 4 SPSR_fiq=CPSR CPSR[4:0]=0b10001 /*進(jìn)入 FIQ模式 */ CPSR[5]=0 /*在 ARM狀態(tài)執(zhí)行 */ CPSR[6]=1 /*禁止快速中斷 */ CPSR[7]=1 /*禁止正常中斷 */ If high vectors configured then PC=0xFFFF001C Else PC=0x0000001C 使用下面的指令從中斷服務(wù)返回，即 SUBS PC， R14， 4 上面的指令恢復(fù) PC(從 R14_fiq)和CPSR(從 SPSR_fiq)，并繼續(xù)執(zhí)行被中斷的程序。 FIQ向量放在最后，允許 FIQ異常處理程序直接放在地址0x0000001C或 0xFFFF001C開始的位置，而不需要由向量的分支指令執(zhí)行跳轉(zhuǎn)到異常處理程序。 8. 異常優(yōu)先級 異常的優(yōu)先級如表 24所列。 優(yōu)先級 異常 優(yōu)先級 異常 1（最高） 復(fù)位 4 IRQ 2 數(shù)據(jù)中止 5 預(yù)取中止 3 FIQ 6（最低） 未定義指信、 SWI 9. 高端向量 一些 ARM實(shí)現(xiàn)允許異常向量的定位由 32位地址空間低端的正常地址范圍Ox00000000～ Ox000000lC，移到接近于地址空間高端的另一地址范圍0xFFFF0000～ 0xFFFF00lC。 這些改變后的地址位置稱為高端向量。由 IMPLEMENTATION DEFINED決定是否支持高端向量。如果支持，則在輸入硬件配置時(shí)，選擇是使用正常向量還是高端向量。 10. 異常的進(jìn)入和退出 只要正常的程序流程被暫時(shí)停止 ,則異常發(fā)生，例如服務(wù)外部的中斷。 在異常被處理之前，必須保存當(dāng)前的處理器狀態(tài)，以便當(dāng)處理程序完成后，原來的程序能重新開始。 如果幾種異常同時(shí)發(fā)生，則對它們按固定的次序處理，可參考異常優(yōu)先級 (1) 進(jìn)入異常的操作 處理一個(gè)異常時(shí)， ARM7TDMI用于： ①將下一條指令的地址保存在相應(yīng)的LR寄存器中。 如果異常是從 ARM狀態(tài)進(jìn)入，則保存在 LR寄存器中的是下一條指令的地址 (當(dāng)前 PC+4或 PC+8，取決于異常，見表 25)。 如果異常是從 Thumb狀態(tài)進(jìn)入，則保存在 LR寄存器中的是當(dāng)前 PC的偏移值。它能使程序在異常處理返回后從正確的位置重新開始。 這就意味異常處不需要確定異常是從何種狀態(tài)進(jìn)入的。例如在軟件中斷(SWI)情況下，“ MOVS PC，R14_svc” ,總是返回到下一條指令，而與 SWI是在 ARM還是 Thumb狀態(tài)下執(zhí)行的無關(guān)。 ②將 CPSR復(fù)制到相應(yīng)的 SPSR中。 ③迫使 CPSR模式位設(shè)置成取決于異常的值。 ④迫使 PC從相關(guān)的異常向量中取下一條指令。也可以設(shè)置中斷禁止位來阻止其它無法處理的異常嵌套。 如果在異常發(fā)生時(shí)處理器是在Thumb狀態(tài)下，那么當(dāng)用中斷異常向量地址加載 PC時(shí)，自動(dòng)切換進(jìn)入ARM狀態(tài)。 (2) 退出異常的操作 在完成異常處理后： 1. 將 LR寄存器的值減去相應(yīng)的偏移量 (偏移量根據(jù)異常不同而不同 )，送到 PC中； 2. 將 SPSR復(fù)制回 CPSR中； 3. 清除中斷禁止位標(biāo)志。 另外，不需要顯式切換回 Thumb狀態(tài)，因?yàn)閺?SPSR中將 CPSR T位自動(dòng)設(shè)置為異常前的原值。 (3) 進(jìn)入和退出異常小結(jié) 表 25中總結(jié)了進(jìn)入異常處理時(shí)保存在相應(yīng)的 R14寄存器中的 PC值，以及在退出異常處理時(shí)推薦使用的指令 。 1. PC是具有預(yù)取中止的 BL/SWI/未定義指令所取的地址； 2. PC是從 FIQ或 IRQ取得優(yōu)先權(quán)后不能執(zhí)行的指令的地址； 3. PC是產(chǎn)生數(shù)據(jù)中止的加載或存儲指令的地址； 4. 復(fù)位時(shí)保存在 R14_svc中的值是不可預(yù)知的。 演講完畢，謝謝觀看！
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1