第2章arm微處理器硬件結(jié)構(gòu)-文庫吧資料
2024-10-13 15:17本頁面
【正文】 Ⅳ (2) ? 1)粗粒度頁表描述符： 當(dāng)一級描述符的位 [1..0]為 0b01（ 0b代表二進(jìn)制）時(shí)，該一級描述符中包含了粗粒度的二級頁表的物理地址，這種一級描述符稱為粗粒度頁表描述符。 46 存儲管理單元 MMU Ⅲ (2) 一級頁表的地址變換過程 : 頁 表 的 基 地 址 為 0頁 表 的 基 地 址 頁 表 內(nèi) 序 號頁 表 內(nèi) 序 號虛 擬 地 址C P 1 5 的 寄 存 器 C 23 1 1 4 1 3 2 1 0合 成 的 3 2 位 地 址 轉(zhuǎn) 換 條 目 的 地 址0 03 1 1 4 1 3 03 1 2 0 1 9 047 存儲管理單元 MMU Ⅳ (1) : 從頁表中得到的相應(yīng)地址變換條目稱為一級描述符。 有一種類型的二級頁表還包含有以極小頁為單位的地址變換條目 。 以段為單位的地址變換過程只需要一級頁表 。 a)一級頁表中包含有以段為單位的地址變換條目以及指向二級頁表的指針 。 ③ 所有的物理地址和虛擬地址相等 ， 即使用平板存儲模式 。 如果芯片規(guī)定當(dāng)禁止 MMU時(shí)可以使能 cache和 write buffer， 則數(shù)據(jù)訪問時(shí) ，C=0,B=0； 指令讀取時(shí) ， 如果使用分開的 TLB， 那么 C=1，如果使用統(tǒng)一的 TLB， 那么 C=0。 43 存儲管理單元 MMU Ⅱ (1) ? 使能 MMU時(shí)存儲訪問過程 ： 訪 問 權(quán) 限控 制 硬 件T L B頁 表 遍 歷 硬件 系 統(tǒng)A R MC a c h e與 W r i t eB u f f e rC a c h e 內(nèi) 容 獲取 硬 件 系 統(tǒng)主 存 儲 系 統(tǒng)虛 擬 地 址物 理 地 址C 、 B 位域 控 制 位訪 問 控 制 位44 存儲管理單元 MMU Ⅱ (2) ? 禁止 MMU時(shí)存儲訪問過程： ① 先要確定芯片是否支持 cache和 write buffer。 ? 存儲器訪問權(quán)限的控制。 n M R E Q S E Q 總 線 周 期 類 型 說 明01100101N 周 期S 周 期I 周 期C 周 期非 順 序 周 期順 序 周 期內(nèi) 部 周 期協(xié) 處 理 器 寄 存 器 傳 送 周 期38 高速緩沖存儲器 Ⅰ ： ? 統(tǒng)一 Cache VS 獨(dú)立的數(shù)據(jù) /程序 Cache ? 寫通 cache VS 寫回 cache ? 讀操作分配 cache VS 寫操作分配 cache 39 高速緩沖存儲器 Ⅱ : 塊 號 M 塊 內(nèi) 地 址 N主 存 c a c h e地 址 變 換塊 號 m 塊 內(nèi) 地 址 nc a c h e 替 換策 略替 換 塊裝 入 塊主 存 儲 器未 命 中已 滿命 中未 滿虛 擬 地 址 （ 來 自 C P U ）40 高速緩沖存儲器 Ⅲ : ? 全相聯(lián)地址映像和變換 ? 組相聯(lián)地址映像和變換 ? 直接映像和變換 41 高速緩沖存儲器 Ⅳ : ? 輪轉(zhuǎn)法 ? 隨機(jī)替換算法 42 存儲管理單元 MMUⅠ ARM系統(tǒng)中，存儲管理單元 MMU主要完成工作： ? 虛擬存儲空間到物理存儲空間的映射。 ? 數(shù)據(jù)時(shí)序信號： D[31..0]、 DIN[31..0]、 DOUT[31..0]、ABORT、 BL[3..0]。 ? 地址類信號： A[31..0]、 nRW、 MAS[1..0]、 nOPC、nTRANS、 LOCK、 TBIT。 ? 32位有符號和無符號字 ， 以 4字節(jié)的邊界對齊 。 27 存儲體系的形式 C P U主 存輔 存輔 助 軟 硬 件C P U主 存輔 存C a c h e輔 助 軟 硬 件輔 助 硬 件 (a)兩級存儲器層次結(jié)構(gòu) (b)三級存儲器層次結(jié)構(gòu) 28 總線結(jié)構(gòu) Ⅰ ? :四周期握手協(xié)議 1 2 3 4時(shí) 間設(shè) 備 1設(shè) 備 229 總線結(jié)構(gòu) Ⅱ ? C P U設(shè) 備 1 設(shè) 備 2存 儲 器C l o c kR / W ’A d d r e s sD a t a r e a d y ’D a t a30 總線結(jié)構(gòu) Ⅲ 3． 總線的時(shí)序圖 讀 過 程 寫 過 程C l o c kR / W ’啟 用 A d d r e s sA d d r e s sD a t a r e a d yD a t a31 總線結(jié)構(gòu) Ⅳ 4．直接內(nèi)存訪問（ DMA） C P U存 儲 器D M A 控 制 器設(shè) 備總 線 請 求總 線 授 權(quán)C l o c kR / W ’A d d r e s sD a t aD a t a r e a d y ’32 總線結(jié)構(gòu) Ⅴ 5．系統(tǒng)總線配置 多總線系統(tǒng) C P U高 速 設(shè) 備 存 儲 器低 速 設(shè) 備總 線橋低 速 設(shè) 備高 速 總 線 低 速 總 線33 ARM存儲數(shù)據(jù)類型 ARM處理器支持以下六種數(shù)據(jù)類型： ? 8位有符號和無符號字節(jié) 。其中 C是總價(jià)格。 Bm是連續(xù)提供數(shù)據(jù)的速率。 ? 速度： m個(gè)存儲
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1