第2章arm微處理器硬件結(jié)構(gòu)-資料下載頁(yè)
2025-09-30 15:17本頁(yè)面
【正文】 當(dāng) 前 未 使 用 ， 應(yīng) 為 0細(xì) 粒 度 二 級(jí) 頁(yè) 表 的 基 地 址 ， 該 地 址 是 4 K B 對(duì) 齊 的含 義位 [ 4 : 2 ]位 [ 9 ]位 [ 8 : 5 ]位 [ 3 1 : 1 0 ]細(xì) 粒 度 二 級(jí) 頁(yè) 表 的 基 地 址 0 域 用 戶(hù) 定 義 13 1 1 2 1 1 9 8 5 4 3 2 1 0053 存儲(chǔ)管理單元 MMU Ⅳ (7) 由細(xì)粒度頁(yè)表描述符獲取二級(jí)描述符的過(guò)程 頁(yè) 表 基 地 址 為 0頁(yè) 表 基 地 址 一 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào) 0 0一 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào) 二 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào)二 級(jí) 頁(yè) 表 基 地 址1 1用 戶(hù) 定 義域0二 級(jí) 頁(yè) 表 基 地 址 二 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào)1 0 9 2 1 03 13 1 1 2 1 1 9 8 5 4 2 1 03 1 1 4 1 3 2 1 03 1 2 0 1 9 03 1 1 4 1 3 0C P 1 5 中 的 寄 存 器 C 2一 級(jí) 描 述 符 地 址一 級(jí) 描 述 符二 級(jí) 描 述 符 地 址虛 擬 地 址0 01 2 1 154 存儲(chǔ)管理單元 MMU Ⅴ A P S R 特 權(quán) 級(jí) 時(shí) 訪 問(wèn) 權(quán) 限 用 戶(hù) 級(jí) 時(shí) 訪 問(wèn) 權(quán) 限0 b 0 00 b 0 00 b 0 00 b 0 00 b 0 10 b 1 00 b 1 10 01 00 11 1X XX XX X沒(méi) 有 訪 問(wèn) 特 權(quán)只 讀只 讀不 可 預(yù) 知讀 / 寫(xiě)讀 / 寫(xiě)讀 / 寫(xiě)沒(méi) 有 訪 問(wèn) 特 權(quán)沒(méi) 有 訪 問(wèn) 特 權(quán)只 讀不 可 預(yù) 知沒(méi) 有 訪 問(wèn) 特 權(quán)只 讀讀 / 寫(xiě)55 存儲(chǔ)管理單元 MMU Ⅵ 6. MMU中的域 （ Domain） MMU中的域指的是一些段、大頁(yè)或者小頁(yè)的集合。 ARM支持最多 16個(gè)域，每個(gè)域的訪問(wèn)控制特性都是由 CP15中的寄存器 C3中的兩位來(lái)控制的。這 兩位 的 字段 編碼和含義 ： 控 制 位 編 碼 訪 問(wèn) 類(lèi) 型 含 義0 b 0 00 b 0 10 b 1 00 b 1 1沒(méi) 有 訪 問(wèn) 特 權(quán)客 戶(hù) 類(lèi) 型保 留管 理 者 權(quán) 限這 時(shí) 訪 問(wèn) 該 域 將 產(chǎn) 生 訪 問(wèn) 失 效根 據(jù) 頁(yè) 表 中 地 址 變 換 條 目 中 的 訪 問(wèn) 權(quán) 限 控 制 位決 定 是 否 允 許 特 定 的 存 儲(chǔ) 訪 問(wèn)使 用 該 值 會(huì) 產(chǎn) 生 不 可 預(yù) 知 的 結(jié) 果不 考 慮 頁(yè) 表 中 地 址 變 換 條 目 中 的 訪 問(wèn)權(quán) 限 控 制 位 這 種 情 況 下 不 會(huì) 產(chǎn) 生 訪 問(wèn) 失 效56 存儲(chǔ)管理單元 MMU Ⅶ 快速上下文切換技術(shù) FCSE（ Fast Context Switch Extension） 通過(guò)修改系統(tǒng)中不同進(jìn)程的虛擬地址，避免在進(jìn)行進(jìn)程間切換時(shí)造成的虛擬地址到物理地址的重映射，從而提高系統(tǒng)的性能。 FCSE位于 CPU和 MMU之間，其責(zé)任就是將不同進(jìn)程使用的相同虛擬地址映射為不同的虛擬空間，使得在上下文切換時(shí)無(wú)需重建 TLB等。 57 存儲(chǔ)管理單元 MMU Ⅷ /輸出 在 ARM系統(tǒng)中， I/O操作通常被映射成存儲(chǔ)器操作，即輸入 /輸出是通過(guò)存儲(chǔ)器映射的可尋址外圍寄存器和中斷輸入的組合來(lái)實(shí)現(xiàn)的。 但是， 對(duì)于存儲(chǔ)器映射的I/O空間的操作，不能使用 Cache技術(shù)。 58 思考題 Ⅰ ? ARM編程模式的問(wèn)題： a. 在該模式中有多少通用寄存器 ? b. CPSR的作用是什么 ? c. Z位的作用是什么 ? d. 程序計(jì)數(shù)器保存在何處 ? ， ARM的狀態(tài)字將如何設(shè)置 ? a. 2 3 b. 23 2 + 11 c. 4 + 5 59 思考題 Ⅱ ARM條件碼的含義是什么 ? a. E Q b. N E c. M I d. V S e. G E f. LT ARM匯編代碼來(lái)先讀然后再寫(xiě)映射到 0x2100位置的設(shè)備存儲(chǔ)器。 ARM匯編語(yǔ)言編寫(xiě)一個(gè)中斷處理程序，該程序從位于 0x2200處的設(shè)備中讀取一個(gè)字符。 I/O？ 60 思考題 Ⅲ I/O方式而不使用中斷驅(qū)動(dòng) I/O？ ：設(shè)備 1有最高優(yōu)先級(jí)，設(shè)備 3有最低優(yōu)先級(jí)，每一個(gè)設(shè)備的中斷處理程序需要運(yùn)行 5個(gè)時(shí)間單元。展示在每次指定下面顯示的設(shè)備中斷序列時(shí)，執(zhí)行什么樣的中斷處理程序 (如果有的話 )。 93%，具有 5ns的高速緩存訪問(wèn)時(shí)間和80ns的主存的訪問(wèn)時(shí) 間，那么它的平均內(nèi)存訪問(wèn)時(shí)間是多少呢？ ，而我們的高速緩存訪問(wèn)時(shí)間為 5ns， 并且主存訪問(wèn)時(shí)間為 80ns， 那么需要達(dá)到多高的高速緩存命中率才能可以實(shí)現(xiàn)我們的目標(biāo)呢？ 61 思考題 Ⅳ ：一級(jí)高速緩存有 90%的命中率，二級(jí)高速緩存有 97%的命中率；一級(jí)高速緩存訪問(wèn)時(shí)間為 4ns，二級(jí)高速緩存訪問(wèn)時(shí)間為 15ns， 三級(jí)高速緩存訪問(wèn)時(shí)間為 80ns，那平均內(nèi)存訪問(wèn)時(shí)間是多少呢？ ARM處理器執(zhí)行，每條指令執(zhí)行一次。 展示用于下列這些配置的指令高速緩存的內(nèi)容，假設(shè)每條線持有一個(gè) ARM指令： a. 直接映射，四線。 b. 直接映射，八線。 c. 雙路組相聯(lián)，每組四線。 ，通過(guò)更改循環(huán)體中語(yǔ)句的數(shù)量，你可以在執(zhí)行時(shí)改變這個(gè)循環(huán)的高速緩存命中率。如果你的微處理器從片外存儲(chǔ)器中取出指令，那么通過(guò)觀察微處理器總線你應(yīng)該能夠觀察到執(zhí)行速度的改變。
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1