【正文】 ， TBIT為高； ? 當(dāng)處理器正在執(zhí)行 ARM指令集時，它為低。當(dāng)然它也會被黑客用來讓用戶應(yīng)用去訪問任意的存儲位置 (如I／ O 空間 )。 ?nTRANS可由 LDRT和 STRT指令來適當(dāng)設(shè)置。這是一個由 APE、 ALE和 ABE控制的信號。 計算機應(yīng)用研究所 71 nTRANS信號 ? nTRANS(not memory translate) ? 當(dāng)處理器在用戶模式時，它為低。 MMU使用這個信號來判定訪問是取操作碼還是數(shù)據(jù)傳送。這是一個由APE、 ALE和 ABE控制的信號。盡管如此，存儲系統(tǒng)必須忽略地址的低位冗余。這是一個由 APE、 ALE和 ABE控制的信號。在存儲周期，在 MCLK下降沿之前變?yōu)橛行?，并保持有效直?MCLK的上升沿為止。所有的字必須字對準(zhǔn)。 ? 當(dāng)發(fā)出字訪問信號時，存儲系統(tǒng)忽略低 2位 A[1:0]，當(dāng)發(fā)出半字訪問信號時，存儲系統(tǒng)忽略低位 A[0]。所有地址是字節(jié)地址，因而一個字訪問突發(fā)導(dǎo)致每個周期地址總線增加4。 ? 當(dāng)?shù)刂房偩€有效時，用 ALE、 ABE和 APE來控制。 ? 使用 nWAIT信號可以延長總線周期。 ? 數(shù)據(jù)時序信號： D[31:0]、 DIN[31:0]、 DOUT[31:0]、 ABORT、 BL[3:0]。 ? 地址類信號： A[31:0]、 nRW、 MAS[1:0]、 nOPC、 nTRANS、LOCK、 TBIT。 當(dāng)從存儲器調(diào)入一個字節(jié)和半字時，根據(jù)指令對數(shù)據(jù)的操作類型，將其無符號 0或有符號“符號位”擴展為 32位，進而作為 32位數(shù)據(jù)在內(nèi)部進行處理。 ? 32位有符號和無符號字 ， 以 4字節(jié)的邊界對齊 。 ? 存儲層次： 寄存器 片上 RAM 主存 硬盤 計算機應(yīng)用研究所 63 ARM存儲器存儲層次 ? ARM支持的數(shù)據(jù)類型 ARM處理器支持以下六種數(shù)據(jù)類型： ? 8位有符號和無符號字節(jié) 。 計算機應(yīng)用研究所 62 ARM存儲器存儲層次 ? ARM存儲器采用層次存儲結(jié)構(gòu)，其目的在于以低速存儲器的價格得到高速存儲器的性能。 解決：引入延時分支、盡早計算轉(zhuǎn)移成功時的目標(biāo)地址。 （ 1）縮短程序執(zhí)行時間 : ? 提高時鐘頻率 fclk ? 減少每條指令的平均時鐘周期數(shù) CPI 流水線技術(shù) Tprog：程序執(zhí)行時間 Ninst：指令條數(shù) CPI：指令平均時鐘周期數(shù) FCLK：時鐘頻率 計算機應(yīng)用研究所 52 流水線技術(shù) （ 2）解決流水線相關(guān) : 結(jié)構(gòu)相關(guān) 數(shù)據(jù)相關(guān) 控制相關(guān) 如果某些指令在流水線中重疊執(zhí)行時，產(chǎn)生資源沖突，則稱該流水線存在結(jié)構(gòu)相關(guān)。 計算機應(yīng)用研究所 49 流水線技術(shù) ? 流水線 (Pipeline)技術(shù)：幾個指令可以并行執(zhí)行 ? 提高了 CPU的運行效率 ? 內(nèi)部信息流要求通暢流動 譯碼 取指 執(zhí)行 add 譯碼 取指 執(zhí)行 sub 譯碼 取指 執(zhí)行 cmp 時間 計算機應(yīng)用研究所 50 流水線技術(shù) ? 為增加處理器指令流的速度， ARM7 系列使用 3級流水線 ? 允許多個操作同時處理，比逐條指令執(zhí)行要快。 ? 可用 Load/Store指令批量傳輸數(shù)據(jù) ， 以提高數(shù)據(jù)的傳輸效率 。 ? 優(yōu)化編譯 。 ? 減少指令數(shù)和尋址方式 。 操作數(shù)由加載 /存儲指令從存儲器取出放寄存器內(nèi)操作 。從 Thumb狀態(tài)切換到 ARM狀態(tài) LDR R0,=Lable BX R0 地址最低位為1，表示切換到 Thumb狀態(tài) 地址最低位為0，表示切換到 ARM狀態(tài) 跳轉(zhuǎn)地址標(biāo)號 計算機應(yīng)用研究所 47 RISC技術(shù) Ⅰ RISC體系結(jié)構(gòu)基本特點： ? 大多數(shù)指令只需要執(zhí)行簡單和基本的功能 ， 其執(zhí)行過程在一個機器周期內(nèi)完成 。 。 注意 ：兩個狀態(tài)之間的切換并不影響處理器模式或寄存器內(nèi)容 。 返回 計算機應(yīng)用研究所 43 ARM10E ? ARM10E微處理器系列 特點： 帶分支預(yù)測的 6級整數(shù)流水線； ? 在 430MIPS（ Dhrystone ）； ? 對于 3D圖形運算和實時控制采用 VFP協(xié)處理器，浮點運算性能最高可達 650MFLOPS； ? 雙 64位 AMBA總線接口和 64位內(nèi)部總路線接口； ? 優(yōu)化的緩存結(jié)構(gòu)提高了處理器訪問低速存儲器的性能； ? 可在 , , 返回 計算機應(yīng)用研究所 44 ARM11 ? ARM11微處理器系列 特點： 增強的 Thumb、 Jazelle、 DSP擴展支持； ? 帶片上和系統(tǒng)安全 TrustZone 技術(shù)支持 ； ? 在 550MHz； ? MPCore在 740MIPS（Dhrystone ）； ? 支持多媒體指令 SIMD； ? 采用三種電源模式：全速 /待命 /休眠 ? 集成 DMA的 TCM ? 低功耗、高性能 返回 計算機應(yīng)用研究所 45 ARM處理器工作狀態(tài) ?ARM和 Thumb狀態(tài) ARM指令系統(tǒng)（ V4版以后具有 Thumb指令集）： ? 32位 ARM指令集：固定的 32位指令， Load/Store RISC特征， 3地址格式。 ARM7TDMI 的可綜合（ synthesizable）版本（軟核），對應(yīng)用工程師來說其編程模型與 ARM7TDMI 一致； ARM7 T D M I S 計算機應(yīng)用研究所 39 ARM7TDMI ARM7TDMI 內(nèi)核 地址 地址 數(shù)據(jù)讀 AMBA 接口 寫 緩沖 MMU 數(shù)據(jù)寫 數(shù)據(jù) ARM7xxT 控制 邏輯 Cache AMBA 總線 接口 JTAG 和非 AMBA 信號 CP15 帶 Cache的 ARM7TDMI ARM710T ? 8K 統(tǒng)一的 cache ? 完整的內(nèi)存管理單元（MMU），支持虛擬地址和存儲器保護 ? 寫緩沖 ARM720T 同 ARM710T，但支持 WinCE ARM740T ?8K 統(tǒng)一的 cache ?內(nèi)存管理單元 ?寫緩沖 返回 計算機應(yīng)用研究所 40 ARM9 ? ARM9微處理器系列 特點： ? 基于 ARM9TDMI ，帶 16位的 Thumb指令集，增強代碼密度最多到 35%； ? 在 300MIPS（ Dhrystone ）； ? 集成了數(shù)據(jù)和指令 Chche； ? 32位 AMBA總線接口的 MMU支持； ? 可在 、 。在接下來的時鐘周期，當(dāng)處理器請求存儲器訪問時，它為低。在突發(fā)傳送期間不能改變方向。 nRW為高表明是 ARM7TDMI的寫周期， nRW為低表明是 ARM7TDMI的讀周期。 計算機應(yīng)用研究所 36 nRW 信號 ? nRW(not read/write) ? 讀寫控制信號 ? 一個受 APE、 ALE和 ABE控制的信號。若 nRESET保持到超過最大地址界限，則地址溢出為零。這個信號必須保持為低至少達 2個時鐘周期，同時 nWAIT保持為高。 計算機應(yīng)用研究所 35 nRESET信號 ? nRESET(not reset) ? 用于從已知的地址啟動處理器。 計算機應(yīng)用研究所 34 ECLK信號 ? ECLK(external clock output) ? 在正常操作中，它只是可選用 nWAIT延展的 MCLK，從內(nèi)核輸出。當(dāng)nWAIT不使用時，它必須接高。 計算機應(yīng)用研究所 33 nWAIT信號 ? nWAIT(not wait) ? 當(dāng)它為低時，處理器將其訪問時間延長幾個 MCLK周期，這對訪問低速存儲器或外圍設(shè)備有用。時鐘速度可以減慢到以允許訪問慢速外設(shè)或存儲器。 ? LOCK通常為低。此信號用來防止控制器允許其它器件訪問存儲器。 ? LOCK用于向仲裁器指示總線上正在進行原子性(atomic)操作。若系統(tǒng)沒有要求，則禁止地址驅(qū)動， ABE必須接高。 ? 當(dāng)它為低時禁止總線驅(qū)動，使地址總線進入高阻狀態(tài)。 ? 例如，當(dāng)與 ROM接口時，在數(shù)據(jù)被讀出之前地址必須一直有效。 ? 當(dāng)該信號為低時，鎖存地址總線、 LOCK、 MAS[1:0]、 nRW、 nOPC和 nTRANS信號。 計算機應(yīng)用研究所 29 ALE信號 ? ALE(address latch enable) ? 提供這個信號用以與以前的 ARM處理器兼容。 ?ARM720T帶有 MMU和 8KB的指令數(shù)據(jù)混合 cache； ?ARM7EJ執(zhí)行 ARMv5TEJ指令， 5級流水線，提供 Java加速指令，沒有存儲器保護。 計算機應(yīng)用研究所 22 ARM處理器的分類 結(jié)構(gòu)體系版本（ Architecture） ? ARM v4T ? ARM v5TE ? ARM v6 ? ARM Cortex (v7) Processor Family ? ARM7 ? ARM9 ? ARM10 ? ARM11 ? ARM Cortex 計算機應(yīng)用研究所 23 ARM各系列處理器 ? ARM公司開發(fā)了很多系列的 ARM處理器核，目前最新的系列已經(jīng)是 ARM11了，而 ARM6核以及更早的系列已經(jīng)很罕見了。 計算機應(yīng)用研究所 21 ARM體系結(jié)構(gòu)版本 ? 各 ARM體系結(jié)構(gòu)版本 —— V7 ? ARMv7定義了 3種不同的處理器配置 （ processor profiles） : ? Profile A是面向復(fù)雜、基于虛擬內(nèi)存的 OS和應(yīng)用的 ? Profile R是針對實時系統(tǒng)的 ； ? Profile M是針對低成本應(yīng)用的優(yōu)化的微控制器的 。 計算機應(yīng)用研究所 20 ARM體系結(jié)構(gòu)版本 ? 各 ARM體系結(jié)構(gòu)版本 —— V6 V6版架構(gòu)是 2022年發(fā)布的，首先在 2022年春季發(fā)布的 ARM11處理器中使用。 計算機應(yīng)用研究所 18 ARM體系結(jié)構(gòu)版本 ? 各 ARM體系結(jié)構(gòu)版本 —— V4 不在為了與以前的版本兼容而支持 26位體系結(jié)構(gòu)，并明確了哪些指令會引起未定義指令異常發(fā)生，它相對 V3版本作了以下的改進： ? 半字加載 /存儲指令； ? 字節(jié)和半字的加載和符號擴展指令； ? 具有可以轉(zhuǎn)換到 Thumb狀態(tài)的指令（ BX）； ? 增加了用戶模式寄存器的新的特權(quán)處理器模式。 計算機應(yīng)用研究所 16 ARM體系結(jié)構(gòu)版本 ? 各 ARM體系結(jié)構(gòu)版本 —— V2 同樣為 26位尋址空間，現(xiàn)在已經(jīng)廢棄不再使用，它相對 V1版本有以下改進： ? 具有乘法和乘加指令； ? 支持協(xié)處理器； ? 快速中斷模式中的兩個以上的分組寄存器； ? 具有原子性加載 /存儲指令 SWP和 SWPB。 ? 在邏輯上， ARM可以擴展 16個協(xié)處理器，每個協(xié)處理器可有 16個寄存器。 算術(shù)邏輯單元 寄存器 組 控制單元 CU 微處理器 存儲器 輸入 輸出 計算機應(yīng)用研究所 13 ARM協(xié)處理器接口 ? ARM為了便于片上系統(tǒng) SOC的設(shè)計， ARM處理器內(nèi)核盡可能精簡，要增加系統(tǒng)的功能，可以通過協(xié)處理器來實現(xiàn)。 ? ARM技術(shù)正在逐步滲入到我們生活的各個方面。目前， ARM已經(jīng)牢牢占領(lǐng)手機、PDA以及其他的掌上電子產(chǎn)品市場，這些領(lǐng)域都非常注重軟件兼容和設(shè)計延續(xù)性， ARM在這些領(lǐng)域會繼續(xù)保持優(yōu)勢。如廠商可為多媒體信號處理加入相關(guān)的指令集，或為 Java相關(guān)的應(yīng)用加入高效執(zhí)行單元，或增加 3D圖形協(xié)處理器等等。而相對同時期的其他解決方案， ARM架構(gòu)的能效比優(yōu)勢非常明顯。 公司的特點是只設(shè)計芯片，而不生產(chǎn)。 數(shù)字信號處理器 DSP通常采用哈佛結(jié)構(gòu) ， ARM9嵌入式微處理器亦采用此結(jié)構(gòu)。 ARM7嵌入式微處理器亦采用此結(jié)構(gòu) 計算機應(yīng)用研究所 5 哈佛體系結(jié)構(gòu) 指令寄存器 控制器 數(shù)據(jù)通道 輸入 輸出 CPU 程序存儲器 指令 0 指令 1 指令 2 數(shù)據(jù)存儲器 數(shù)據(jù) 0 數(shù)據(jù) 1 數(shù)據(jù) 2 地址 指令 地址 數(shù)據(jù) 結(jié)構(gòu)特點： 指令存儲和數(shù)據(jù)存儲分開，指令和數(shù)據(jù)分別位于不同的存儲空間。 諾依曼體系結(jié)構(gòu) 指令寄存器 控制器 數(shù)據(jù)通道 輸入 輸出