【正文】 BX R0 。 ? 16位 Thumb指令集：是 ARM指令集的子集，按 16位指令重新編碼，固定的 16位指令， Load/Store RISC特征， 2地址格式。 計(jì)算機(jī)應(yīng)用研究所 38 ARM7TDMI ARM7TDMI：整數(shù)處理核 ARM7TDMI 處理器的可綜合版本； ARM720T：帶 MMU的處理器核心，支持操作系統(tǒng)； ARM7EJS：帶有 DSP和 Jazelle TM 技術(shù)，能夠?qū)崿F(xiàn) Java加速功能 支持高密度 16位的 Thumb指令集； 支持片上調(diào)試； 支持 64位乘法； 支持 EmbededICE觀察硬件 。 S周期的突發(fā)傳送始終是讀突發(fā)，或者寫突發(fā)。當(dāng)它保持為高至少 1個(gè)時(shí)鐘周期時(shí)，處理器從地址 0重新開始。低電平將引起正在執(zhí)行的指令非正常中止。 ? 相當(dāng)于 x86處理器的 Ready信號（輸入，高電平）。另外， nWAIT可與自由運(yùn)行的 MCLK一起使用以獲得同樣的效果。 ? 信號值為高表明這些指令執(zhí)行原子性讀／寫操作，可用于實(shí)現(xiàn)信號量。 計(jì)算機(jī)應(yīng)用研究所 31 LOCK信號 ? LOCK(locked operation) ? 一個(gè)受 APE、 ALE和 ABE控制的信號。 計(jì)算機(jī)應(yīng)用研究所 30 ABE信號 ? ABE(address bus enable) ? 該引腳信號為高時(shí)，地址總線有效。 ? 對于新設(shè)計(jì)，若需要地址重新定義時(shí)， ARM公司則推薦使用APE，并將 ALE接高。目前應(yīng)用比較廣泛的系列是： ARM7 ARM9 ARM9E ARM10 ARM11 SecurCore Cortex Xscale 計(jì)算機(jī)應(yīng)用研究所 24 ARM7 ?ARM7微處理器系列 特點(diǎn)： 馮諾伊曼體系結(jié)構(gòu)； ?ARMTDMI是目前應(yīng)用最廣的微處理器核 。此架構(gòu)在 V5版基礎(chǔ)上增加了以下功能： 改進(jìn)了 ARM/Thumb狀態(tài)之間的切換效率； ? THUMBTM： 35%代碼壓縮； ? DSP擴(kuò)充：高性能定點(diǎn) DSP功能； ? JazelleTM： Java性能優(yōu)化，可提高 8倍； ? Media擴(kuò)充：音 /視頻性能優(yōu)化，可提高 4倍。 計(jì)算機(jī)應(yīng)用研究所 17 ARM體系結(jié)構(gòu)版本 ? 各 ARM體系結(jié)構(gòu)版本 —— V3 尋址范圍擴(kuò)展到 32位（目前已廢棄），具有獨(dú)立的程序： ? 具有乘法和乘加指令； ? 支持協(xié)處理器； ? 快速中斷模式中具有的兩個(gè)以上的分組寄存器； ? 具有原子性加載 /存儲指令 SWP和 SWPB。協(xié)處理器接口可以看作 ARM內(nèi)部總線的擴(kuò)展， ARM處理器內(nèi)核能通過協(xié)處理器指令對協(xié)處理器進(jìn)行操作。 計(jì)算機(jī)應(yīng)用研究所 11 ARM處理器的應(yīng)用 ? 當(dāng)前主要應(yīng)用于消費(fèi)類電子領(lǐng)域； ? 到目前為止，基于 ARM技術(shù)的微處理器應(yīng)用約占據(jù)了 32位嵌入式微處理器 75％以上的市場份額 ? 全球 80%的 GSM/3G手機(jī)、 99%的 CDMA手機(jī)以及絕大多數(shù) PDA產(chǎn)品均采用 ARM體系的嵌入式處理器， ? “掌上計(jì)算”相關(guān)的所有領(lǐng)域皆為其所主宰。 ? 應(yīng)用方案非常靈活：由于 ARM公司只是提供了一個(gè)高效精簡的核心，各半導(dǎo)體廠商可根據(jù)自身需求進(jìn)行應(yīng)用設(shè)計(jì)，架構(gòu)靈活簡便、擴(kuò)展力很強(qiáng)。 計(jì)算機(jī)應(yīng)用研究所 6 第 2章 ARM微處理器硬件結(jié)構(gòu) 1 2 計(jì) 算 機(jī) 體 系 結(jié) 構(gòu) ARM處理器結(jié)構(gòu) 和技術(shù)特征 ARM 存 儲 系 統(tǒng) 機(jī) 制 3 計(jì)算機(jī)應(yīng)用研究所 7 ARM ARM公司簡介 ARM是 Advanced RISC Machines的縮寫，它是一家微處理器行業(yè)的知名企業(yè)，該企業(yè)設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的 RISC （精簡指令集）處理器。 處理器利用相同的總線處理內(nèi)存中的指令和數(shù)據(jù)，指令和數(shù)據(jù)具有相同的數(shù)據(jù)寬度，指令與數(shù)據(jù)無法同時(shí)存取。第 二 章 ARM微處理器硬件結(jié)構(gòu) 嵌入式系統(tǒng)原理與接口技術(shù) 計(jì)算機(jī)應(yīng)用研究所 2 內(nèi)容提要 ARM 存 儲 系 統(tǒng) 機(jī) 制 ARM處理器結(jié)構(gòu) 和技術(shù)特征 計(jì)算機(jī)體系結(jié)構(gòu) 計(jì)算機(jī)應(yīng)用研究所 3 計(jì)算機(jī)體系結(jié)構(gòu) ? 計(jì)算機(jī)中，按內(nèi)存的組成分兩種典型的結(jié)構(gòu)： ARM7嵌入式微處理器亦采用此結(jié)構(gòu) 計(jì)算機(jī)應(yīng)用研究所 5 哈佛體系結(jié)構(gòu) 指令寄存器 控制器 數(shù)據(jù)通道 輸入 輸出 CPU 程序存儲器 指令 0 指令 1 指令 2 數(shù)據(jù)存儲器 數(shù)據(jù) 0 數(shù)據(jù) 1 數(shù)據(jù) 2 地址 指令 地址 數(shù)據(jù) 結(jié)構(gòu)特點(diǎn)： 指令存儲和數(shù)據(jù)存儲分開，指令和數(shù)據(jù)分別位于不同的存儲空間。 公司的特點(diǎn)是只設(shè)計(jì)芯片，而不生產(chǎn)。如廠商可為多媒體信號處理加入相關(guān)的指令集，或?yàn)?Java相關(guān)的應(yīng)用加入高效執(zhí)行單元，或增加 3D圖形協(xié)處理器等等。 ? ARM技術(shù)正在逐步滲入到我們生活的各個(gè)方面。 ? 在邏輯上， ARM可以擴(kuò)展 16個(gè)協(xié)處理器，每個(gè)協(xié)處理器可有 16個(gè)寄存器。 計(jì)算機(jī)應(yīng)用研究所 18 ARM體系結(jié)構(gòu)版本 ? 各 ARM體系結(jié)構(gòu)版本 —— V4 不在為了與以前的版本兼容而支持 26位體系結(jié)構(gòu)，并明確了哪些指令會引起未定義指令異常發(fā)生，它相對 V3版本作了以下的改進(jìn)： ? 半字加載 /存儲指令； ? 字節(jié)和半字的加載和符號擴(kuò)展指令； ? 具有可以轉(zhuǎn)換到 Thumb狀態(tài)的指令（ BX）； ? 增加了用戶模式寄存器的新的特權(quán)處理器模式。 計(jì)算機(jī)應(yīng)用研究所 21 ARM體系結(jié)構(gòu)版本 ? 各 ARM體系結(jié)構(gòu)版本 —— V7 ? ARMv7定義了 3種不同的處理器配置 （ processor profiles） : ? Profile A是面向復(fù)雜、基于虛擬內(nèi)存的 OS和應(yīng)用的 ? Profile R是針對實(shí)時(shí)系統(tǒng)的 ； ? Profile M是針對低成本應(yīng)用的優(yōu)化的微控制器的 。 ?ARM720T帶有 MMU和 8KB的指令數(shù)據(jù)混合 cache； ?ARM7EJ執(zhí)行 ARMv5TEJ指令， 5級流水線，提供 Java加速指令，沒有存儲器保護(hù)。 ? 當(dāng)該信號為低時(shí)，鎖存地址總線、 LOCK、 MAS[1:0]、 nRW、 nOPC和 nTRANS信號。 ? 當(dāng)它為低時(shí)禁止總線驅(qū)動(dòng)，使地址總線進(jìn)入高阻狀態(tài)。 ? LOCK用于向仲裁器指示總線上正在進(jìn)行原子性(atomic)操作。 ? LOCK通常為低。 計(jì)算機(jī)應(yīng)用研究所 33 nWAIT信號 ? nWAIT(not wait) ? 當(dāng)它為低時(shí)，處理器將其訪問時(shí)間延長幾個(gè) MCLK周期，這對訪問低速存儲器或外圍設(shè)備有用。 計(jì)算機(jī)應(yīng)用研究所 34 ECLK信號 ? ECLK(external clock output) ? 在正常操作中，它只是可選用 nWAIT延展的 MCLK，從內(nèi)核輸出。這個(gè)信號必須保持為低至少達(dá) 2個(gè)時(shí)鐘周期，同時(shí) nWAIT保持為高。 計(jì)算機(jī)應(yīng)用研究所 36 nRW 信號 ? nRW(not read/write) ? 讀寫控制信號 ? 一個(gè)受 APE、 ALE和 ABE控制的信號。在突發(fā)傳送期間不能改變方向。 ARM7TDMI 的可綜合（ synthesizable）版本（軟核），對應(yīng)用工程師來說其編程模型與 ARM7TDMI 一致； ARM7 T D M I S 計(jì)算機(jī)應(yīng)用研究所 39 ARM7TDMI ARM7TDMI 內(nèi)核 地址 地址 數(shù)據(jù)讀 AMBA 接口 寫 緩沖 MMU 數(shù)據(jù)寫 數(shù)據(jù) ARM7xxT 控制 邏輯 Cache AMBA 總線 接口 JTAG 和非 AMBA 信號 CP15 帶 Cache的 ARM7TDMI ARM710T ? 8K 統(tǒng)一的 cache ? 完整的內(nèi)存管理單元（MMU），支持虛擬地址和存儲器保護(hù) ? 寫緩沖 ARM720T 同 ARM710T，但支持 WinCE ARM740T ?8K 統(tǒng)一的 cache ?內(nèi)存管理單元 ?寫緩沖 返回 計(jì)算機(jī)應(yīng)用研究所 40 ARM9 ? ARM9微處理器系列 特點(diǎn)： ? 基于 ARM9TDMI ，帶 16位的 Thumb指令集，增強(qiáng)代碼密度最多到 35%； ? 在 300MIPS（ Dhrystone ）； ? 集成了數(shù)據(jù)和指令 Chche； ? 32位 AMBA總線接口的 MMU支持； ? 可在 、 。 注意 ：兩個(gè)狀態(tài)之間的切換并不影響處理器模式或寄存器內(nèi)容 。從 Thumb狀態(tài)切換到 ARM狀態(tài) LDR R0,=Lable BX R0 地址最低位為1，表示切換到 Thumb狀態(tài) 地址最低位為0，表示切換到 ARM狀態(tài) 跳轉(zhuǎn)地址標(biāo)號 計(jì)算機(jī)應(yīng)用研究所 47 RISC技術(shù) Ⅰ RISC體系結(jié)構(gòu)基本特點(diǎn)： ? 大多數(shù)指令只需要執(zhí)行簡單和基本的功能 ， 其執(zhí)行過程在一個(gè)機(jī)器周期內(nèi)完成 。 ? 減少指令數(shù)和尋址方式 。 ? 可用 Load/Store指令批量傳輸數(shù)據(jù) ， 以提高數(shù)據(jù)的傳輸效率 。 （ 1）縮短程序執(zhí)行時(shí)間 : ? 提高時(shí)鐘頻率 fclk ? 減少每條指令的平均時(shí)鐘周期數(shù) CPI 流水線技術(shù) Tprog：程序執(zhí)行時(shí)間 Ninst：指令條數(shù) CPI：指令平均時(shí)鐘周期數(shù) FCLK：時(shí)鐘頻率 計(jì)算機(jī)應(yīng)用研究所 52 流水線技術(shù) （ 2）解決流水線相關(guān) : 結(jié)構(gòu)相關(guān) 數(shù)據(jù)相關(guān) 控制相關(guān) 如果某些指令在流水線中重疊執(zhí)行時(shí)，產(chǎn)生資源沖突，則稱該流水線存在結(jié)構(gòu)相關(guān)。 計(jì)算機(jī)應(yīng)用研究所 62 ARM存儲器存儲層次 ? ARM存儲器采用層次存儲結(jié)構(gòu)，其目的在于以低速存儲器的價(jià)格得到高速存儲器的性能。 ? 32位有符號和無符號字 ， 以 4字節(jié)的邊界對齊 。 ? 地址類信號： A[31:0]、 nRW、 MAS[1:0]、 nOPC、 nTRANS、LOCK、 TBIT。 ? 使用 nWAIT信號可以延長總線周期。所有地址是字節(jié)地址，因而一個(gè)字訪問突發(fā)導(dǎo)致每個(gè)周期地址總線增加4。所有的字必須字對準(zhǔn)。這是一個(gè)由 APE、 ALE和 ABE控制的信號。這是一個(gè)由APE、 ALE和 ABE控制的信號。 計(jì)算機(jī)應(yīng)用研究所 71 nTRANS信號 ? nTRANS(not memory translate) ? 當(dāng)處理器在用戶模式時(shí)，它為低。 ?nTRANS可由 LDRT和 STRT指令來適當(dāng)設(shè)置。 ? 當(dāng)處理器正在執(zhí)行 Thumb指令集時(shí)， TBIT為高； ? 當(dāng)處理器正在執(zhí)行 ARM指令集時(shí)，它為低。在Thumb狀態(tài)，新地址可以是相同的半字或下一個(gè)半字。 ? 對于大多數(shù)設(shè)計(jì)，這些信號必須接高電平。 計(jì)算機(jī)應(yīng)用研究所 78 ARM7TDMI的一個(gè)存儲周期 MCL Kn MRE QSE QA [3 1 : 0 ]D [3 1 : 0 ]A PE高阻抗態(tài) 總線變化 計(jì)算機(jī)應(yīng)用研究所 79 4種類型的總線周期 ? ARM7TDMI的總線接口可以實(shí)現(xiàn)如下 4種不同類型的總線周期： ? 非順序周期 請求向或從某一地址傳送。 ? 內(nèi)部周期 不需要傳送，因?yàn)樗趫?zhí)行內(nèi)部功能，不能同時(shí)執(zhí)行有用的預(yù)取。存儲控制器必須啟動(dòng)存儲器訪問來滿足這個(gè)請求。這為全地址譯碼提供了時(shí)間，或?qū)⑿泻土械刂锋i存進(jìn) DRAM。突發(fā)傳送的第一個(gè)周期，地址可與前一個(gè)內(nèi)部周期相同。在突發(fā)傳送期間， A[31:0]信號增加，其它地址類信號不受突發(fā)影響。 ? 只要可能， ARM7TDMI就廣播下一次訪問的地址以便開始譯碼，但存儲控制器不允許進(jìn)行存儲器訪問。 ? 在合并的 IS周期，對于同一存儲位置，下一個(gè)周期是順序周期。 ? 在協(xié)處理器寄存器傳送期間，存儲系統(tǒng)不允許驅(qū)動(dòng)數(shù)據(jù)總線。 ? 不同的處理器其 Cache的大小不一樣。 ? 寫入方法： ? 通寫 （ Write Through） ：寫 Cache時(shí) ， Cache與對應(yīng)內(nèi)存內(nèi)容同步更新 。其中，用于指令預(yù)取的cache稱為指令 cache，用于數(shù)據(jù)讀寫的 cache稱為數(shù)據(jù)cache。 ? 讀操作分配 cache， 當(dāng)進(jìn)行數(shù)據(jù)寫操作時(shí) ,如果 cache未命中，只是簡單的將數(shù)據(jù)寫入主存中。 計(jì)算機(jī)應(yīng)用研究所 104 Cache CPU 地址 索引 機(jī)構(gòu)