數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總-文庫(kù)吧資料
2025-04-23 00:38本頁(yè)面
【正文】 的地址輸入（選擇控制）端有（ C ）個(gè)。函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為( A ) 。13．驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為（ 低 ）有效。11. 下圖所示電路中， Y1＝ABY1Y2Y3（A B ）；Y2 ＝（A B + A B ）；Y3 ＝（ A B ）。該ROM有（ 11 ）根地址線，有（ 16 ）根數(shù)據(jù)讀出線。8．74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時(shí)，輸出 應(yīng)為（ 10111111 ）。5. 已知某函數(shù)，該函數(shù)的反函數(shù)= 6. 如果對(duì)鍵盤(pán)上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少要（ 7 ）位二進(jìn)制數(shù)碼。3．TTL與非門多余的輸入端應(yīng)接（高電平或懸空）。有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù)（ 147 ），作為8421BCD碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)（ 93 ）。 D. 多諧振蕩器5． 單穩(wěn)態(tài)觸發(fā)器的主要用途是 C 。 3. 可用來(lái)暫時(shí)存放數(shù)據(jù)的器件是 B 。1． 邏輯函數(shù)的描述有多種，下面 B 描述是唯一的。3． OC門在實(shí)際使用時(shí)必須在輸出端外接 負(fù)載電阻和電源 。2． 邏輯函數(shù)Y=A（B+C），其反函數(shù)=。實(shí)現(xiàn)A/D轉(zhuǎn)換的四個(gè)主要步驟是___ __、___ __、___ __和編碼。在555定時(shí)器組成的脈沖電路中，脈沖產(chǎn)生電路有 ，脈沖整形電路有 、 ，其中 屬于雙穩(wěn)態(tài)電路。請(qǐng)將下列各數(shù)按從大到小的順序依次排列：（123）8；（82）10；（1010100）2；（51）16： ，以上四個(gè)數(shù)中最小數(shù)的8421BCD碼為（ ）8421BCD 。寄存器按照功能不同可分為兩類： 移位 寄存器和 數(shù)碼 寄存器。 觸發(fā)器有 2 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 8 個(gè)觸發(fā)器。在數(shù)字電路中，按邏輯功能的不同，可以分為 邏輯電路 和 時(shí)序電路 。 邏輯函數(shù)通常有 真值表 、 代數(shù)表達(dá)式 、 卡諾圖 等描述形式。D組：將（234）8按權(quán)展開(kāi)為 282+381+480 。=（A+B）9．對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 低 電平驅(qū)動(dòng)的七段顯示譯碼器。TTL與非門的多余輸入端懸空時(shí)，相當(dāng)于輸入_____高_(dá)___電平。5．一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是+=1，則它不允許輸入= 0 且= 0 的信號(hào)。F=BCD+AC+AB+ABC=Σm(__7,10,11,12,13,14,15_______)。C組：二進(jìn)制（）。雙穩(wěn)態(tài)觸發(fā)器電路具有 兩個(gè)穩(wěn)態(tài) ， 并能 觸發(fā)翻轉(zhuǎn) 的兩大特性。時(shí)序邏輯電路在某一時(shí)刻的狀態(tài)不僅取決于 這一時(shí)刻 的輸入狀態(tài)，還與電路 過(guò)去的 狀態(tài)有關(guān)。OC門能實(shí)現(xiàn)“ 線與 ”邏輯運(yùn)算的電路連接，采用總線結(jié)構(gòu)，分時(shí)傳輸數(shù)據(jù)時(shí)，應(yīng)選用 三態(tài)門 。TTL邏輯門電路的典型高電平值是 V，典型低電平值是 V。（電子專業(yè)選作）ROM的存儲(chǔ)容量為1K8，則地址碼為_(kāi)_10____位，數(shù)據(jù)線為_(kāi)____8______位。與下圖真值表相對(duì)應(yīng)的邏輯門應(yīng)是____與門__________輸入 A B輸出 F 0 00 0 10 1 00 1 11已知L=A+C，則L的反函數(shù)為=_______。４、 將十進(jìn)制轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)：（＝（ ＝（ 寄存器分為_(kāi)___基本寄存器___________和_______移位寄存器_______兩種。２、 三態(tài)門的三種狀態(tài)是指___0____、___1___、____高阻___。（√）時(shí)序電路不含有記憶功能的器件。（ ）用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（ √ ）D組：時(shí)序邏輯電路在某一時(shí)刻的輸出狀態(tài)與該時(shí)刻之前的輸入信號(hào)無(wú)關(guān)。（ ）。（ ）2．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）邏輯電路如下圖所示，只有當(dāng)A=0，B=0時(shí)Y=0才成立。（ ）基本的RS觸發(fā)器是由二個(gè)與非門組成。（ ?。〣組：時(shí)序電路無(wú)記憶功能，組合邏輯電路有記憶功能。（ √?。┯忻半U(xiǎn)必然存在競(jìng)爭(zhēng)，有競(jìng)爭(zhēng)就一定引起冒險(xiǎn)。A. 9 B. 10 C. 11 D. 12二、 判斷題：A組：MP３音樂(lè)播放器含有D/A轉(zhuǎn)換器，因?yàn)橐獙⒋鎯?chǔ)器中的數(shù)字信號(hào)轉(zhuǎn)換成優(yōu)美動(dòng)聽(tīng)的模擬信號(hào)——音樂(lè)。 +1 以下各電路中，( B )可以產(chǎn)生脈沖定時(shí)。A、13 B、12 C、6 D、5 二輸入與非門當(dāng)輸入變化為( A )時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。 D ）A、A B、A 10．一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC，其分辨率為 D 位。 8．八路數(shù)據(jù)分配器，其地址輸入端有 B 個(gè)。=K=1 =0,K=1 =0,K=0 =1,K=0 6．多諧振蕩器可產(chǎn)生 B 。 D A．全部輸入是0 4．存儲(chǔ)8位二進(jìn)制信息要 D 個(gè)觸發(fā)器。B 一個(gè)完整的VHDL程序總是由庫(kù)說(shuō)明部分、實(shí)體和結(jié)構(gòu)體等三部分構(gòu)成C VHDL程序中的實(shí)體部分是對(duì)元件和外部電路之間的接口進(jìn)行的描述，可以看成是定義元件的引腳D 結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能B組：微型計(jì)算機(jī)和數(shù)字電子設(shè)備中最常采用的數(shù)制是 （ A ） C. 十進(jìn)制 十進(jìn)制數(shù)6在8421BCD碼中表示為 （ B ） C. 0111 D. 1000在圖1所示電路中，使的電路是（ A ）A. B. C. D.
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1