【正文】 狀態(tài)。 1．邏輯函數(shù)的表達(dá)形式主要有 ， ， ， 四種。 ：（ ）、（ ）、（ ），在數(shù)字電路中三極管一般作為開關(guān)元件使用，即工作在（ ）和（ ） 8位二進(jìn)制信息，要（ ）個(gè)觸發(fā)器。 a 有 CP輸入端，無數(shù)碼輸入端 b 有 CP輸入端和數(shù)碼輸入端 c 無 CP輸入端，有數(shù)碼輸入端 (101011111)2=( )16＝（ ） 8421BCD ， (3B)16=( )10＝（ ） 8421BCD （ ）、（ ）、（ ）。 a 2n1 b2n c 2n1 13 n位 D/A 轉(zhuǎn)換器的分辨率可表示為（ ）。 a 輸入狀態(tài)不變 b 加精密的電源 c 接濾波電容 12存在一次變化現(xiàn)象的是（ ）觸發(fā)器。 a已知邏輯圖，求解邏輯表達(dá)式的過程 b已知真值表，求解邏輯功能的過程 c已知邏輯圖，求解邏輯功能的過程 12 3線 —— 8線譯碼器電路是（ ）譯碼器。 A真值表和邏輯表達(dá)式 b卡諾圖和邏輯圖 c 波形圖和狀態(tài)表 12電路如圖 1所示，則輸出 F的表達(dá)式為（ ）。 a） 3 b） 10 c） 100 12 D/A 轉(zhuǎn)換器的轉(zhuǎn)換精度通常用（ ） 來描述 a）分辨率 b）轉(zhuǎn)換誤差 c）分辨率和轉(zhuǎn)換誤差 12通常寄存器應(yīng)具有（ ）功能 a）存數(shù)和取數(shù) b）清零與置數(shù) c）兩者皆有 12若一個(gè)邏輯函數(shù)由三個(gè)變量組成，則最小項(xiàng)共有（ ）。 113 、 若 邏 輯 表 達(dá) 式，則下列表達(dá)式中與 F 相同的是（ ） 、斷開 、低 、無 a） b） c） 11下列各式中，哪個(gè)是三變量 A， B， C的最小項(xiàng)（ ） a） A+B+C b） A+BC c） ABC 11一只四輸入與非門，使其輸出為 0 的 輸入變量組合有（ ）種 a） 15 b） 8 c） 7 d） 1 11組合邏輯電路的輸出取決于（ ） a）輸入信號的現(xiàn)態(tài) b） 輸出信號的現(xiàn)態(tài) c）輸入信號的現(xiàn)態(tài)和輸出信號變化前的狀態(tài) 11編碼電路和譯碼電路中，（ ）電路的輸出是二進(jìn)制代碼。 RS 觸發(fā)器 RS 觸發(fā)器 RS 觸發(fā)器 D 觸發(fā)器 111. 邏輯函數(shù)的表示方法中具有唯一性的是 。 A. 00 B. 01 C. 10 D. 無法確定 109．對于 T觸發(fā)器，若原態(tài) Qn=1，欲使新態(tài) Qn+1=1，應(yīng)使輸入 T= 。 ，其差異在于后者 。 10 能實(shí)現(xiàn)分時(shí)傳送數(shù)據(jù)邏輯功能的是（ ）。 103. 將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為 。 RS 觸發(fā)器 RS 觸發(fā)器 RS 觸發(fā)器 D 觸發(fā)器 101. 七段顯示譯碼器是指（ ）的電路。 A. 00 B. 01 C. 10 D. 無法確定 99. 用 74LS138 譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（ ） 。 RS 觸發(fā)器 RS觸發(fā)器 RS觸發(fā)器 D觸發(fā)器 電路和異步時(shí)序電路比較，其差異在于后者 。 4. 能實(shí)現(xiàn)分時(shí)傳送數(shù)據(jù)邏輯功能的是（ ）。 94. 將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為 。 A. 門電路； B. 觸發(fā)器 ； C . 計(jì)數(shù)器 ； D. 寄存器 ，不可用于（ ） 8421碼表示的十進(jìn)制數(shù) 65，可以寫成（ ）。 A．三進(jìn)制 B．八進(jìn)制 C．三 — 八進(jìn)制 D．八 — 三進(jìn)制 88． 邏輯電路的輸出函數(shù)為 F=A B +B C,則該電路 ( )。 A. 將二進(jìn)制代碼轉(zhuǎn)換成 0~9個(gè)數(shù)字 B. 將 BCD 碼轉(zhuǎn)換成七段顯示字形信號 C. 將 0~9 個(gè)數(shù)轉(zhuǎn)換成 BCD 碼 D. 將七段顯示字形信號轉(zhuǎn)換成 BCD碼 86. 已知某電路的真值表如下，該電路的邏輯表達(dá)式為（ ）。 A. 非門 B. 與非門 C. 或門 D. 或非門 83. 組 合電路設(shè)計(jì)的結(jié)果一般是要得到（ ）。 A. 0 B. 1 C. 與原狀態(tài)無關(guān) 81. 要使 JK觸發(fā)器的輸出 Q從 1變成 0，它的輸入信號 JK 應(yīng)為（ ）。 A. TTL 與非門 B. 三態(tài)邏輯門 C. 集電極開路門 D. CMOS 邏輯門 79. 邏輯表達(dá)式 A+BC=（ ） 。 A. 觸發(fā)器 B. 組合邏輯電路 C. 移位寄存器 D. 譯碼器 78. 用 n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)長度是（ ）。 a ． 8 b ． 9 c ． 10 d ． 11 e ． 12 f ． 13 g ． 1024 h ． 2048 I ． 4096 j ． 8192 76 ． 在實(shí)訓(xùn) 6 中，若 S 1 S 0 （ B 、 A 端） =01 ，在 CLK （秒信號輸入端）輸入 8 個(gè)脈沖后， 相應(yīng)的 8 只發(fā)光二極管（ 18 ），若此時(shí)改變 S 1 S 0 =00 ， 8 只發(fā)光二極管（ 19 ）， 再改變 S 1 S 0 =11 ， 8 只發(fā)光二極管（ 20 ）。觸發(fā)器 觸發(fā)器 74. 若所設(shè)計(jì)的編碼器是將 31 個(gè)一般信號轉(zhuǎn)換成 二進(jìn)制代碼，則輸出應(yīng)是一組 N= （ 14 ） 位的二進(jìn)制代碼。 73. 在 CP 脈沖作用下，只具有置 0 、置 1 和保持功能的觸發(fā)器是（ 12 ）觸發(fā)器，只具 有保持和翻轉(zhuǎn)功能的觸發(fā)器是（ 13 ）觸發(fā)器。若要熄滅數(shù)碼管顯示的數(shù)字 0 ，則 端必須加（ 8 ）。 T CP D Q Q 71. 在 實(shí)驗(yàn) 4 中為測試共陽極七段數(shù)碼管每一個(gè)顯示段的好壞，通常給顯示譯碼器 74LS47 的 端加（ 5 ），給 端加（ 6 ）。 a ．定時(shí)器 b ．寄存器 c ．分配器 d ．分頻器 69. 一個(gè) 4 位移位寄存器可以構(gòu)成最長計(jì)數(shù)器的長度是（ 3 ）。 A. 將二進(jìn)制代碼轉(zhuǎn)換成 0~9個(gè)數(shù)字 B. 將 BCD 碼轉(zhuǎn)換成七段顯示字形信號 C. 將 0~9 個(gè)數(shù)轉(zhuǎn)換成 BCD 碼 D. 將七段顯示字形信號轉(zhuǎn)換成 BCD碼 63. 邏輯數(shù) F=AC +AB +BC ，當(dāng)變量的取值為（ ）時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。 59. 組合邏輯電路通常由（ ）組合而成。 ， Y= 765410 YYYYYY ， Y= 32YY ， Y= 32 YY+ ， Y= 765410 YYYYYY +++++ 5 當(dāng)編碼器 74LS147 的輸入端 I 1 、 I 5 、 I 6 、 I 7 為低電平，其余輸入端為高電平時(shí)，輸出信號為 D 。 A．修改邏輯設(shè)計(jì) 5用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) Y= 0101 AAAA + ，應(yīng)使 A 。 5八路數(shù)據(jù)分配器，其地址輸入端有 C 個(gè)。 A. 3XAAXAAXAAXAA 01202001001 +++ B. 01XAA C. 101XA D. 3XAA01 5一個(gè) 8 選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個(gè)。 A. BAACCBF ++= B. BABCCAF ++= C. BABABCCAF +++= D. CABABCBAACCBF +++++= E. BABAACCBF +++= 4函數(shù) CBABCAF ++= ，當(dāng)變量的取值為 A、 D 時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。 4一個(gè) 16 選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 C 個(gè)。 門（三態(tài)門） 門 傳輸門 與非門 3下面幾種邏輯門中，可以用作雙向開關(guān)的