數(shù)字電子技術(shù)基礎(chǔ)—試題—填空-文庫吧資料
2025-03-31 02:54本頁面
【正文】 邏輯1，10V表示邏輯0，這屬于 正 邏輯。3．假設(shè)Zi為電路的輸出，xi為電路的輸入，yi為電路的狀態(tài)，Zi=fi(x1…xn,y1…yn)，i=1,2…r ，Zi描述的是 組合邏輯 電路； Zi=fi(x1…xn)，i=1,2…r，Zi描述的是 時(shí)序邏輯 電路。7．時(shí)序邏輯電路的輸出不僅和____輸入 ___有關(guān)，而且還與___電路原來狀態(tài)____有關(guān)。F1 同或 ，F(xiàn)2 與非門 ，F(xiàn)3 或非 。以上三種電路均可由 555定時(shí)器 外接少量阻容元件構(gòu)成。 施密特觸發(fā)器 有兩個(gè)穩(wěn)定狀態(tài)、有兩個(gè)不同的觸發(fā)電平，具有回差特性。2．試寫出下列圖中各門電路的輸出分別是什么狀態(tài)（高電平、低電平）？（其中（A）（B）為TTL門電路，而（C）為CMOS門電路） （A） （B） （C）Y1= 02 Y2= 1 Y3= 1 3．一個(gè) JK 觸發(fā)器有 2 個(gè)穩(wěn)態(tài)，它可存儲(chǔ) 1 位二進(jìn)制數(shù)。試問此電路的功能是 移位寄存器 ，是 同步 時(shí)序電路（填同步還是異步），當(dāng)RD=1時(shí)，Q0Q1Q2Q3= 0000 ，當(dāng)RD=0，DI=1，當(dāng)?shù)诙€(gè)CP脈沖到來后，Q0Q1Q2Q3= 0100 。 7．施密特觸發(fā)器有 2 個(gè)穩(wěn)定狀態(tài).，多諧振蕩器有 0 個(gè)穩(wěn)定狀態(tài)。5．要對(duì)256個(gè)存貯單元進(jìn)行編址，則所需的地址線是 8 條。4．含用觸發(fā)器的數(shù)字電路屬于 時(shí)序邏輯電路 （組合邏輯電路、時(shí)序邏輯電路）。圖3所示電路中觸發(fā)器的次態(tài)方程Qn+1為 。欲將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)變?yōu)橥l率的矩形波，應(yīng)當(dāng)采用 施密特觸發(fā)器 電路。一個(gè)10位地址碼、8位輸出的ROM，其存儲(chǔ)容量為 8K 或213 。三態(tài)門電路的輸出有 高電平 、 低電平 和 高阻 3種狀態(tài)。 邏輯函數(shù)的描述方法有 邏輯函數(shù)式 、 邏輯圖 、 波形圖 、 卡諾圖 、 邏輯真值表 等。33．VHDL語言中，邏輯操作符“NXOR”的功能是 同或 。31．VHDL語言程序保存時(shí)的文件名必須與 實(shí)體名 相同。29．VHDL語言程序中，關(guān)鍵字實(shí)體的英文是 entity 。 27．VHDL語言中， 實(shí)體 定義設(shè)計(jì)的輸入輸出端口。25．MAX+PLUSⅡ中采用圖形編輯器設(shè)計(jì)時(shí)的后綴名為 gdf 。23．CPLD的含義是 復(fù)雜可編程邏輯器件 。21．在A
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1