復(fù)習(xí)觸發(fā)器及時序電路-文庫吧資料
2025-05-22 23:07本頁面
【正文】 的數(shù)字信號處理算法 下列屬于非易失型存儲器的是 _________。 A． 256Bits； B． 320Bits； C． 2048Bits； D． 65536Bits 某組合電路共有 5個輸入變量， 4個輸出變量。 B. 充放電 C. 復(fù)位 D. 置數(shù) 以下描述中，正確的是 ________ A. EEPROM必須在加電的情況下，才能保存數(shù)據(jù)； B. PROM正常工作時，必須定時進(jìn)行刷新； C. Flash Memory即使掉電，也能保存數(shù)據(jù)； D. 異步 SRAM正常讀寫時，需要時鐘信號； 某型號的 RAM采用二維譯碼結(jié)構(gòu)，其行地址個數(shù)為 5，列地址個數(shù)為 8，每個地址對應(yīng)的存儲空間為 8Bits。當(dāng)需實現(xiàn) 4輸入 2輸出的組合電路所需占用的 SRAM配置容量至少為 _________bit。 426? 236? 629? 626?由 ROM實現(xiàn)兩個 3位二進(jìn)制數(shù)相乘，所需容量為 __________ A、 B、 C、 D、 以下哪種 PLD可以實現(xiàn)時序電路 _________。 A、破壞性，刷新 B、隨機性，掃描 C、復(fù)合性，擴展 D、可重復(fù)性，充放電 U盤中使用的存儲器屬于 。 7. 存儲器、可編程邏輯器件及 VerilogHDL 掌握 與或陣列 ， 查找表的基本原理 掌握 簡單 VerilogHDL代碼的編寫和分析 。G N DK 1111Q QP若輸出 P的初始狀態(tài)為 0，先接通按鍵 K1之后再斷開 K1， 輸出 P的狀態(tài)會如何變化？ 若輸出 P的初始狀態(tài)為 1，先接通按鍵 K1之后再斷開 K1； K1接通的時間長短會如何影響 P的狀態(tài)變化 CP的頻率為 1Hz； 假設(shè)按鍵 K1無抖動； 掌握 半導(dǎo)體存儲器的字 、 位 、 存儲容量 、 地址 、等基本概念 。C P1amp?！?1 ”Q 0 Q 1 Q 3Q 2C RO CP EC E PC E TC PD 0 D 1 D 2 D 37 4 L S 1 6 1低 位amp。 amp。設(shè) 74194的初始狀態(tài)Q3Q2Q1Q0=0001，試畫出各輸出端 Q Q Q Q0和 L的波形。 00 10 01 Q1Q0 用 JK觸發(fā)器和邏輯門設(shè)計一個同步可控 2位二進(jìn)制加法計數(shù)器， 當(dāng)控制信號 A為 0時，電路狀態(tài)保持不變， 當(dāng) A為 1時，電路在時鐘脈沖作用下進(jìn)行加 1計數(shù)， 要求計數(shù)器有一個輸出 Y，產(chǎn)生進(jìn)位時 Y為 1，其他情況下 Y為 0。設(shè)各觸發(fā)器初態(tài)為 0。 A、 31500 B、 525 C、 60 D、 10 對于采集溫度范圍為 0～ 100℃ ，能辨別 ℃ 變化的應(yīng)用要求， 應(yīng)選擇 bit的 ADC；如采樣溫度為 25℃ ， 對應(yīng)的數(shù)字量為 （ 2）。 A、加 2 B、乘 2 C、除 2 D、串并轉(zhuǎn)換 同步時序電路和異步時序電路比較，其差異在于后者 _____。 掌握 時序邏輯電路的邏輯功能的描述方法：邏輯函數(shù)方程式、狀態(tài)表、狀態(tài)圖、時序圖。C PC PQ 1Q 2掌握 用 MSI器件（如 74HC161）設(shè)計 N進(jìn)制計數(shù)器方法 掌握 計數(shù)器（ 74LVC16 74LVC163）、移位寄存（ 74HC194）的邏輯功能及其應(yīng)用。 A． JK=00 B. JK=01
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1