【正文】 0 1 0 1 ↑ 1 1 0 ↑ 1 1 1 異步清零 保 持 右 移 左 移 并行輸入 第 2頁 移位寄存器的應用 移位寄存器除了用作接口、延時外，還可以用作計數(shù)和偽隨機信號發(fā)生器。當出現(xiàn)第 1個移位脈沖 CP時，待存數(shù)碼的最高位和 4個觸發(fā)器的數(shù)碼 同時右移 1位 ，即待存數(shù)碼的最高位存入 Q3，而寄存器原來所存數(shù)碼的最高位從 Q0輸出；出現(xiàn)第 2個移位脈沖時，待存數(shù)碼的次高位和寄存器中的 4位數(shù)碼又同時右移 1位。下圖是 74LS174管腳引線功能圖，芯片內(nèi)六個觸發(fā)器共用一個時鐘脈沖 CP（上升邊沿觸發(fā)）和一個異步清零脈沖 (低電平清零 )。 第 2頁 16 15 1 4 1 3 1 2 11 1 0 9 7 4 L S1 7 4 1 2 3 4 5 6 7 8 U CC Q 6 D 6 D 5 Q 5 D 4 Q 4 CP Cr Q 1 D 1 D 2 Q 2 D 3 Q 3 GND 構(gòu)成寄存器的常用芯片有 74LS77（四位雙穩(wěn)鎖存器）、74LS100（八位雙穩(wěn)鎖存器）、 74LS174（六位寄存器）等。 移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移 ， 數(shù)據(jù)既可以并行輸入 、 并行輸出 ， 也可以串行輸入 、 串行輸出 ， 還可以 并行輸入 、 串行輸出 ， 串行輸入 、 并行輸出 ， 十分靈活 ， 用途也很廣 。 按照功能的不同 ， 可將寄存器分為數(shù)碼寄存器和移位寄存器兩大類 。 寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的 。 第 2頁 檢驗學習結(jié)果 時序邏輯電路有何特點？什么是同步時序邏輯電路？何謂異步時序邏輯電路？如何區(qū)分米萊型和莫爾型電路？ 試用 74LS161集成集成計數(shù)器構(gòu)成一個十二進制計數(shù)器？要求用反饋預置法實現(xiàn)。 1 用 74LS161構(gòu)成 8421碼 60進制和 24進制計數(shù)器 第 2頁 CP B R 0 1 R 0 2 NC U CC S 9 1 S 92 1 4 1 3 1 2 1 1 1 0 9 8 7 4 L S9 0 1 2 3 4 5 6 7 CP A NC Q A Q D G N D Q B Q C 集成異步十進制計數(shù)器74LS90 輸 入 輸 出 R 0A R 0B S 9 A S 9 B CP 0 CP 1 Q3 Q2 Q1 Q0 1 1 0 1 1 0 1 1 0 0 ↓ 0 0 0 0 ↓ 0 0 ↓ Q0 0 0 Q1 ↓ 0 0 0 0 0 0 0 0 1 0 0 1 二進制計數(shù) 五進制計數(shù) 8 4 2 1 碼十進制計數(shù) 5 4 2 1 碼十進制計數(shù) 引腳排列圖 74LS90真值表 第 2頁 異步計數(shù)器一般沒有專門的進位信號輸出端 ， 通?？梢杂帽炯壍母呶惠敵鲂盘栻?qū)動下一級 計數(shù)器 計數(shù) ， 即采用串行進位方式來擴展容量 。 1 7 4 L S 1 6 1 ( 個位 ) Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP CP 7 4 L S 1 6 1 ( 十位 ) Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP 1 8 4 2 1 碼 60 進制計數(shù)器 amp。 8 4 2 1 碼 24 進制計數(shù)器 amp。 1 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP CP 1 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP 1 1 1 256 進制計數(shù)器 1 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP CP 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP 1 1 amp。然而用異步歸零法所得到的十二進制計數(shù)器，不是立即歸零，而是先轉(zhuǎn)換到狀態(tài)1100，借助 1100的譯碼使電路歸零，隨后變?yōu)槌跏紶顟B(tài) 0000。 1 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP CP 用 74LS161構(gòu)成十二進制計數(shù)器 將狀態(tài) 1100 反饋到清零端 歸零 將狀態(tài) 1011 反饋到清零端 歸零 第 2頁 CP Q0 Q1 Q2 Q3 CP Q0 Q1 Q2 Q3 (a ) 用異步歸零法構(gòu)成的十二進制計數(shù)器的波形 (b) 用同步歸零法構(gòu)成的十二進制計數(shù)器的波形 用異步歸零構(gòu)成十二進制計數(shù)器，存在一個極短暫的過渡狀態(tài)1100。 1 1 amp。CPP=0時，計數(shù)器狀態(tài)保持不變。 ③ Cr=LD=1且 CP=P=1時，按 4位自然二進制碼同步計數(shù)。 計數(shù)脈沖 Q2 Q 1 Q 0 J 0 K 0 J 1 K 1 J 2 K 2 0 1 2 3 4 5 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1 0 1 0 1 1 1 0 1 0 1 第 2頁 16 15 1 4 1 3 1 2 11 1 0 9 7 4 L S1 6 1 1 2 3 4 5 6 7 8 U CC CO Q A Q B Q C Q D T LD Cr CP A B C D P GND 4位集成同步二進制加法計數(shù)器 74LS161 ① Cr=0時異步清零。 在第 1個 CP計數(shù)脈沖觸發(fā)下各觸發(fā)器的狀態(tài)為 001， 按照上述步驟反復判斷 ， 直到第 5個 CP計數(shù)脈沖時計數(shù)器的狀態(tài)又回到 初始狀態(tài) 000。 Q Q Q Q Q Q F 0 F 1 F 2 例：分析圖示計數(shù)器為幾進制計數(shù)器 。 第 2頁 解： 由圖可知，由于 CP 計數(shù)脈沖同時接到每個觸發(fā)器的時鐘輸入端，所以該計數(shù)器為同步計數(shù)器。 Q Q Q Q Q Q Q Q F 0 F 1 F 2 F 3 R D 第 2頁 由觸發(fā)器構(gòu)成 N進制計數(shù)器 由觸發(fā)器組成的 N進制計數(shù)器的一般分析方法是：對于同步計數(shù)器 ， 由于計數(shù)脈沖同時接到每個觸發(fā)器的時鐘輸入端 ， 因而觸發(fā)器的狀態(tài)是否翻轉(zhuǎn)只需由其驅(qū)動方程判斷 。所以第 10 個計數(shù)脈沖到來后， Q 0 由 1 變?yōu)?0 ，但 F 1 的狀態(tài)將保持為 0 不變，而 Q 0 能直接觸發(fā) F 3 ，使 Q 3 由 1 變?yōu)?0 ，從而使計數(shù)器回復到初始狀態(tài) 0000 。 第 9 個計數(shù)脈沖到來后，計數(shù)器狀態(tài)變?yōu)?1001 。第 7 個計數(shù)脈沖到來后，計數(shù)器狀態(tài)變?yōu)?0 1 1 1 ， 112 ?? ，使1123 ?? J，而13 ?K，為 F 3 由 0 變1 準備了條件。 amp。 amp。 第 2頁 十進制計數(shù)器 選用 4個 CP下降沿觸發(fā)的 JK觸發(fā)器 F0、 F F2 、 F3。 Q Q Q Q Q Q Q 0 Q 1 Q 2 F 0 F 1 F 2 R D CP Q 0 Q 1 Q 2 F0每輸入一個時鐘脈沖翻轉(zhuǎn)一次 F1在 Q0=1時，在下一個 CP觸發(fā)沿到來時翻轉(zhuǎn)。 第 2頁 3個 JK觸發(fā)器都接成 T觸發(fā)器 ,可構(gòu)成一個同步二進制計數(shù)器 100 ?? KJ011 QKJ ??0122 KJ ?? CP J C K J C K J C K amp。 F1在 Q0由 1變 0時翻轉(zhuǎn)， F2在 Q1由 1變 0時翻轉(zhuǎn)， F3在 Q2由 1變 0時翻轉(zhuǎn)。 異步計數(shù)器結(jié)構(gòu)簡單 ， 但計數(shù) 速度較慢 。 實現(xiàn)了二分頻 實現(xiàn)了四分頻 實現(xiàn)了八分頻 第 2頁 從狀態(tài)表或波形圖可以看出 ，從狀態(tài) 000開始 ， 每來一個計數(shù)脈沖 ， 計數(shù)器中的數(shù)值便加 1， 輸入8個計數(shù)脈沖時 ， 就計滿歸零 ， 所以作為整體 ， 該電路也可稱為 八進制計數(shù)器 。 F1在 Q0由 1變 0時翻轉(zhuǎn)。 二進制計數(shù)器 N進制計數(shù)器 十進制計數(shù)器 加法計數(shù)器 減法計