【正文】 Q0 Q J K Q FF0 邏輯功能及外引線排列 0 置“ 9‖ 1 1 0 0 （ 1） S91 、 S92 ： 置“ 9‖輸入端 邏輯功能 ? 1 1 ? Q1 RD CP0 amp。 Q J K Q FF1 Q J K Q FF2 Q2 Q J K Q FF3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q FF0 邏輯功能及外引線排列 1 1 0 ? 1 0 清零 0 0 0 0 （ 1） R01 、 R02 ： 置“ 0‖輸入端 邏輯功能 Q1 RD CP0 amp。 2. 異步十進制計數(shù)器 (1) 74LS290型 二 五 十進制計數(shù)器 Q1 RD CP0 amp。 四位二進制可以表示十六種狀態(tài)，為了表示十進制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用 8421編碼的十進制計數(shù)器。 異步五進制計數(shù)器工作波形 CP 1 2 3 4 5 Q0 Q1 Q2 十進制計數(shù)器 十進制計數(shù)器： 計數(shù)規(guī)律：“逢十進一”。 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 計數(shù)脈沖 解： 1. 寫出 各觸發(fā)器 J、 K端和 CP端的邏輯表達式 CP0= CP K0 =1 J0 =Q2 K1 =1 J1 =1 CP1= Q0 J2=Q0Q1 K2 =1 CP2= CP RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 計數(shù)脈沖 解：當初始狀態(tài)為“ 000‖時， 各觸發(fā)器 J、 K端和 C端的電平 為 CP0= CP=0 K0 =1 J0 =Q2=1 K1 =1 J1 =1 CP1= Q0=0 J2=Q0Q1=0 K2 =1 CP2= CP=0 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 計數(shù)脈沖 0 1 1 1 1 1 CP J2=Q0Q1 K2 =1 J1 = K1 =1 K0 =1 J0 =Q2 Q2 Q1 Q0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 由表可知，經(jīng) 5個脈沖循環(huán)一次， 為五進制計數(shù)器。 74LS161型四位同步二進制計數(shù)器 (a) 外引線排列圖； (b) 邏輯符號 A0 A1 A3 A2 UCC:16 GND:8 EP ET CP LD RD 3 4 5 6 11 12 13 14 15 Q0 Q3 Q1 Q2 RCO 74LS161 7 10 2 9 1 A0 1 CP 2 3 4 RCO 5 A3 6 EP 7 GND 8 9 11 10 12 13 14 15 16 +UCC 74LS161 LD A1 A2 ET Q0 Q3 Q1 Q2 RD (a) (b) 0 1 1 1 1 ? ? 1 1 0 ? ? 0 RD CP EP ET ? ? ? 表 74LS161型 同步二進制計數(shù)器的 功能表 ? ? ? 0 1 1 1 LD 輸 入 輸 出 Q3 Q2 Q1 Q0 A3 A2 A1 A0 ? d3 d2 d1 d0 ? ? ? d3 d2 d1 d0 計 數(shù) 保 持 保 持 0 0 0 0 例 :分析圖示邏輯電路的邏輯功能 ,說明其用處。 Q QFF3 Q QFF2 Q QFF1 Q QFF0 Q3 Q2 Q0 Q1 DRCP J K J K J K J K 由主從型 JK 觸發(fā)器組成的同步四位二進制加法計數(shù)器 最低位觸發(fā)器FF0每一個脈沖就翻轉(zhuǎn)一次； FF1：當 Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次； FF2：當 Q1=Q0= 1時，再來一個脈沖則翻轉(zhuǎn)一次。 計數(shù) 脈沖數(shù) 二進制數(shù) 十進 制數(shù) Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 2 3 4 5 6 7 8 計數(shù) 脈沖數(shù) 二進制數(shù) 十進 制數(shù) Q3 Q2 Q1 Q0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 9 10 11 12 13 14 15 16 0 0 0 0 0 四位二進制加法計數(shù)器的狀態(tài)表 四位二進制同步加法計數(shù)器級間連接的邏輯關(guān)系 由 J、 K端邏輯表達式，可得出四位同步二進制計數(shù)器的邏輯電路。 同步計數(shù)器組成原則 : 根據(jù)翻轉(zhuǎn)條件 ,確定觸發(fā)器級間連接方式 —找出J、 K輸入端的聯(lián)接方式。 同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。 各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。 1 0 1 0 當 J、 K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次 . 清零 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 計數(shù)脈沖 三位異步二進制加法計數(shù)器 在電路圖中 J、 Ｋ 懸空表示 J、 K=1 下降沿 觸發(fā)翻轉(zhuǎn) 每來一個 CP翻轉(zhuǎn)一次 當相鄰低位觸發(fā)器由 1變 0 時翻轉(zhuǎn) 異步二進制加法器工作波形 2分頻 4分頻 8分頻 每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步 CP 1 2 3 4 5 6 7 8 Q0 Q1 Q2 用 D觸發(fā)器構(gòu)成三位二進制異步加法器 ？ ？ 若構(gòu)成減法計數(shù)器 CP又如何連接？ 各觸發(fā)器 CP應(yīng)如何連接？ 各 D觸發(fā)器已接成 T180。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后 ,后級觸發(fā)器才能翻轉(zhuǎn)。要構(gòu)成 n位二進制計數(shù)器，需用 n個具有計數(shù)功能的觸發(fā)器。 0 10 右移串行輸入 左移串行輸入 UCC Q0 Q1 Q2 Q3 S1 S0 CP 16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND 74LS194 并行輸入 0 1 1 1 1 0 0 0 1 1 0 1 1 直接清零 (異步 ) 保 持 右移 (從 Q0向右移動 ) 左移 (從 Q3向左移動 ) 并行輸入 RD CP S1 S0 功 能 ? ? ? 74LS194功能表 UCC Q0 Q1 Q2 Q3 S1 S0 CP 16 15 14 13 12 11 10 9 74LS194 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND 計數(shù)器 計數(shù)器是數(shù)字電路和計算機中廣泛應(yīng)用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。 amp。 1 amp。 D Q2 D Q1 D Q0 1 amp。 F0 D D Q3 SD RD d3 amp。 F2 Q1 SD RD d1 amp。 Q Q Q 從高位向低位依次輸入 數(shù)碼輸入 1 1 1 0 0 1 0 1 1 0 0 1 1 0 0 0 再輸入四個移位脈沖， 1011由高位至低位依次從 Q3端輸出。 所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。 amp。 amp。 Q2 amp。 Q0 amp。 按功能分 數(shù)碼寄存器 移位寄存器 RD Q D FF0 d0 Q0 Q D FF1 d1 Q1 d2 Q D FF2 Q2 Q D FF3 d3 Q3 數(shù)碼寄存器 僅有寄存數(shù)碼的功能 。它由觸發(fā)器和門電路組成。觸發(fā)器 T? 觸發(fā)器僅具有計數(shù)功能 即要求來一個 CP， 觸發(fā)器就翻轉(zhuǎn)一次。 G6 CP D 維持阻塞 D 觸發(fā)器 0 1 （ 1） D = 1 0 觸發(fā)器狀態(tài)不變 1 當 CP= 0時 1 1 1 當 CP= 1時 01 1 0 觸發(fā)器置“ 1‖ 封鎖 在 CP= 1期間 ， 觸發(fā)器保持“ 1‖不變 封鎖 D觸發(fā)器狀態(tài)表 D Qn+1 0 1 0 1 上升沿觸 發(fā)翻轉(zhuǎn) 邏輯符號 D CP Q Q RD SD CP上升沿前接收信號， 上降沿時觸發(fā)器翻轉(zhuǎn)， ( 其 Q的狀態(tài)與D狀態(tài)一致；但 Q的狀態(tài)總比 D的狀態(tài)變化晚一步，即 Qn+1 =Dn；上升沿后輸入 D不再起作用，觸發(fā)器狀態(tài)保持。 G4 amp。 G1 Q Q SD RD amp。 G6 CP D 維持阻塞 D 觸發(fā)器 0 1 （ 1） D = 0 1 觸發(fā)器狀態(tài)不變 0 當 CP = 0時 1 1 0 當 CP= 1時 01 0 1 觸發(fā)器置“ 0‖ 封鎖 在 CP= 1期間 ， 觸發(fā)器保持“ 0‖不變 amp。 G4 amp。 G1 Q Q SD RD amp。 G6 CP D 維持阻塞 D 觸發(fā)器 反饋線 跳轉(zhuǎn)