【正文】 為 M的計數(shù)器 ， 譯碼與非門必須對 N+M－1所對應(yīng)的狀態(tài)譯碼 。 DL當(dāng) 74161計數(shù)到 Q3Q2Q1Q0=1001時，使 =0，為置數(shù)創(chuàng)造了條件。 ?電路如圖所示 。 置最大數(shù) 置最大數(shù) 0123 L D ?置最大數(shù) 須跳過 11 110 1100、1011四個狀態(tài)，因此令 ?若跳過的四個狀態(tài)取 01 0111000、 1001，則Q3Q2Q1Q0=0101時， 即 0123 L D ?用 74161構(gòu)成十進制計數(shù)器。計數(shù)器計到最大數(shù)時 =0，再輸入計數(shù)脈沖，計數(shù)器被置數(shù)， Q3Q2Q1Q0=0100。 即計數(shù)器計到最大數(shù)1111之后 ， 應(yīng)使計數(shù)器處于預(yù)置數(shù)工作狀態(tài) 。 ?十二進制計數(shù)器的計數(shù)長度等于十二 。 013 QL D ?試用 74161采用置數(shù)法構(gòu)成十二進制計數(shù)器。計數(shù)器計數(shù)到 Q3Q2Q1Q0=1011時，應(yīng)具備送數(shù)條件即 ，令 ，當(dāng)計數(shù)器計到 Q3Q2Q1Q0=1011時， =0。 23 C r ??對于置零復(fù)位法 ， 隨著計數(shù)器被置 0， 復(fù)位信號隨之消失 ， 所以復(fù)位信號持續(xù)時間很短 ， 電路的可靠性不高 。 置 0復(fù)位法 0010 0001 0011 0111 0100 0101 1011 1010 1001 1000 0000 0110 1100 多余態(tài) 無 CP CP 十二進制計數(shù)器狀態(tài)轉(zhuǎn)換圖 23 C r ??使 ，當(dāng)計到 Q3Q2Q1Q0=1100，計數(shù)器 Q3Q2Q1Q0=0000。 ?解 ：對于十二進制計數(shù)器 ， 當(dāng)輸入十二個計數(shù)脈沖后 ， Q3Q2Q1Q0 =0000， 使計數(shù)器回到全 0狀態(tài) 。 或在 N進制計數(shù)器計數(shù)長度中間跳過 （ N－ M） 個狀態(tài) 。 ?在計數(shù)器計到最大數(shù)時 ， 置入計數(shù)器狀態(tài)轉(zhuǎn)換圖中的最小數(shù) ， 作為計數(shù)循環(huán)的起點；可以在計數(shù)到某個數(shù)之后 ， 置入最大數(shù) ， 然后接著從 0開始計數(shù) 。 使計數(shù)器數(shù)據(jù)輸入全 0， 當(dāng)?shù)?N－ 1個計數(shù)脈沖到達后 ， 讓預(yù)置數(shù)端 =0， 當(dāng)?shù)?N個計數(shù)脈沖到來時 Q3Q2Q1Q0=0000， 使計數(shù)器回到全 0狀態(tài) 。 利用 =0時 Q3Q2Q1Q0=0000， 使計數(shù)器回到全 0狀態(tài) 。當(dāng)輸入 N個計數(shù)脈沖之后，計數(shù)器應(yīng)回到全 0狀態(tài)。 ?74290就是典型例子，二進制和五進制計數(shù)器構(gòu)成 2 5=10進制計數(shù)器。 CP M G 用中規(guī)模集成計數(shù)器構(gòu)成任意進制計數(shù)器 ?利用中規(guī)模集成計數(shù)器構(gòu)成任意進制計數(shù)器的方法歸納起來有乘數(shù)法 、 復(fù)位法 、和置數(shù)法 。 利用允許端可以使多片級聯(lián)為同步工作方式。 保持 允許端為低電平時，做加 /減計數(shù)。 預(yù)置數(shù) 只要在置入端加入負脈沖 ， 就可以對 計 數(shù) 器 置 數(shù) ，Q3Q2Q1Q0=D3D2D1D0 。 單時鐘結(jié)構(gòu)： 有一個計數(shù)脈沖輸入端的加 /減計數(shù)器 ?74190為 單時鐘結(jié)構(gòu) 。 ?同步加 /減計數(shù)器有雙時鐘結(jié)構(gòu)單時鐘結(jié)構(gòu) 雙時鐘結(jié)構(gòu) 有兩個計數(shù)脈沖輸入端的加 /減計數(shù)器為雙時鐘結(jié)構(gòu) 。當(dāng)它們同時消失，電路狀態(tài)不定 — 這是不允許的。 當(dāng) R0(1)、R0(2)全 1時 ， S9(1)=0、 S9(2)= 或 S9(1)= 、 S9(2)=0進行復(fù) 0操作 。 當(dāng) S9(1)、 S9(2)兩個輸入端為全 1時 ， 門 G2輸出為 0。 ?若 Q3與 CP1相連 ， 計數(shù)脈沖從 CP2輸入 ， 從Q3Q2Q1Q0輸出為 5421碼的十進制計數(shù)器 。 VCC QCC Q1 Q2 Q3 Q4 ET LD Cr CP D1 D2 D3 D4 EP VSS 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CC40160 圖 531 CC40160的外引腳排列圖 VCC Q1 Q2 Q3 Q4 R0(1) R0(2) S9(1) S9(2) GND CP1 CP2 N N 圖 533 二 — 五 — 十進制計數(shù)器T1290的外引腳排列圖 R0(1) R0(2) Q3 Q2 Q4 Q1 S9(1) S9(2) CP2 CP1 二 — 五 — 十進制異步加法計數(shù)器 ?二 — 五 — 十進制異步加法計數(shù)器 74290（ T1290）的邏輯圖如圖所示。 EP或 ET發(fā)生負跳變必須在 CP=1期間進行，否則就可能產(chǎn)生誤動作。對于 Q1，只要輸入時鐘脈沖， Q1就翻轉(zhuǎn)； 當(dāng) Q1=1， Q4=0時，輸入時鐘脈沖 Q2才翻轉(zhuǎn)；Q2Q1=11時，有時鐘脈沖輸入， Q3翻轉(zhuǎn)；Q3Q2Q1=111或 Q4Q1=11時，輸入時鐘脈沖 Q4就翻轉(zhuǎn)。此脈沖可以啟動下一個級聯(lián)級。 超前進位輸出端 QCC可以提高多級級聯(lián)的進位速度，并且不用外接門電路可直接級聯(lián)。 當(dāng) EP= ET=1 = =1時 ， 執(zhí)行計數(shù)功能 。 rC通常， CMOS電路為高電平清零，而 CC40160則是在 =0清零，是由于它由 TTL電路移植過來的緣故。 DLrC =0時，不管 CP脈沖處于什么狀態(tài)，所有輸出均為 0。 預(yù)置數(shù)與 CP同步 ， 清零與 CP異步 。 ?其特點是： 計數(shù)器的初始值可由預(yù)置端任意置入 。 CC40160是 MOS型十進制加法計數(shù)器 。 為滿足這一要求， 1號片的 QCC經(jīng)非門取反之后接至 2號片 CP端， 2號片接成計數(shù)工作狀態(tài)即可。低位片始終處于計數(shù)狀態(tài)。 可接成同步或異步方式 。 DLrC示意圖、功能表 74161符號 74161功能表 波形圖 1 2 3 4 5 6 7 0 VCC QCC Q0 Q1 Q2 Q3 T LD Cr CP D0 D1 D2 D3 P GND 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS161 T4161(74LS161)的外引腳圖 例 55 試用 74161構(gòu)成八位二進制加法計數(shù)器。 保持 P=0或 T=0（ =1， =1） 時 ， 計數(shù)器處于保持狀態(tài) 。 計數(shù) P=T=1( =1， =1)時，計數(shù)器處于計數(shù)狀態(tài)。 DL預(yù)置數(shù) (送數(shù) ) DL為預(yù)置數(shù)控制端。 不清零時應(yīng)使 =1。 集成計數(shù)器 ?二進制計數(shù)器 ?8421編碼十進制計數(shù)器 (CC40160) ?二 — 五 — 十進制異步加法計數(shù)器 ?可逆 (加 /減 )計數(shù)器 ?用中規(guī)模集成計數(shù)器構(gòu)成任意進制計數(shù)器 ?移位寄存器型計數(shù)器 二進制計數(shù)器 ?四位同步二進制加法計數(shù)器 74161電路 為清零端 。 ?可逆計數(shù)器：隨計數(shù)脈沖的輸入可增可減地計數(shù) 。 按照計數(shù)器數(shù)值增減情況不同分為 ?加法計數(shù)器：隨計數(shù)脈沖的輸入遞增計數(shù) 。 一位十進制計數(shù)器應(yīng)有十個狀態(tài) ， 二位十進制計數(shù)器應(yīng)有一百個狀態(tài) 。 ?十進制： N進制的特例 。 ?二進制： N進制的特例 。 例如八進制計數(shù)器電路 ， 一位八進制計數(shù)器應(yīng)有八個狀態(tài) ， 二位八進制計數(shù)器應(yīng)有六十四個狀態(tài) 。 按照計數(shù)長度 (計數(shù)容量 )的不同分為 ?N進制： N為 ≥2的自然數(shù) ， N叫做計數(shù)器的容量或計數(shù)長度 。 按照各個觸發(fā)器狀態(tài)更新情況的不同可分為 ?同步計數(shù)器：各觸發(fā)器受同一時鐘脈沖 ─輸入計數(shù)脈沖控制 ， 同步更新狀態(tài) 。 主要