【正文】 74160： 異步 清零， 同步 置數(shù)。 MN設(shè)計(jì)步驟 MN設(shè)計(jì)舉例 例 試用同步十進(jìn)制計(jì)數(shù)器 74160接成同步六進(jìn)制計(jì)數(shù)器。 （ 3） 畫(huà)連線圖 。 （ 1） 寫(xiě)出狀態(tài) SM的二進(jìn)制代碼 。 （ 2） 求歸零邏輯 ， 即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式 。 整體反饋置數(shù)方式： ① 將各片 N進(jìn)制計(jì)數(shù)器級(jí)聯(lián)； ②在選定的某一狀態(tài)下譯出置數(shù)信號(hào)，將各片計(jì)數(shù)器同時(shí)置入適當(dāng)?shù)臄?shù)據(jù)，跳過(guò)多余的狀態(tài)。 低位片的 進(jìn)位信號(hào) 或 輸出信號(hào) 作為高位片的計(jì)數(shù)脈沖輸入。 并行進(jìn)位方式：構(gòu)成 同步 計(jì)數(shù)器； 串行進(jìn)位方式：構(gòu)成 異步 計(jì)數(shù)器。 反饋清零法 (復(fù)位法） S0 SM S1 SM1 Si SN1 同步清零 異步清零 “暫態(tài)” 反饋置數(shù)法 在計(jì)數(shù)循環(huán)中的任何一個(gè)狀態(tài)置入適當(dāng)?shù)臄?shù)值，從而跳過(guò) NM個(gè)狀態(tài)，得到 M進(jìn)制計(jì)數(shù)器。 74LS290 S92 R01 R02 S91 Q1 Q2 Q3 Q0 CP0 CP1 CP0 CP CP1 Q1 Q3 Q2 Q0 ? ?2 5 Q3 Q2 Q1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 Q0 0 1 Q3 Q2 Q1 CP1 Q0 十進(jìn) 制數(shù) 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 0 1 2 3 4 5 6 7 8 9 0 8421碼十進(jìn)制計(jì)數(shù)器： 結(jié)論：上述連接方式形成 BCD 碼輸出。又稱(chēng) 二 五 十進(jìn)制加法計(jì)數(shù)器 。 74LS290： 異步十進(jìn)制計(jì)數(shù)器， 異步 置數(shù)， 異步 清零。 1 0 0 0 1 1 0 0 異步十進(jìn)制計(jì)數(shù)器 圖 6. 異步 十 進(jìn)制加法計(jì)數(shù)器的典型電路 異步十進(jìn)制加法計(jì)數(shù)器 在 4位異步二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上修改得到，使計(jì)數(shù)過(guò)程跳過(guò) 1010到 1111這六個(gè)狀態(tài)。 異步十進(jìn)制計(jì)數(shù)器 圖 6. 異步 十 進(jìn)制加法計(jì)數(shù)器的典型電路 異步十進(jìn)制加法計(jì)數(shù)器 在 4位異步二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上修改得到，使計(jì)數(shù)過(guò)程跳過(guò) 1010到 1111這六個(gè)狀態(tài)。 ???????????111221100KJKJKJ3個(gè) JK觸發(fā)器都是在需要翻轉(zhuǎn)時(shí)就有下降沿，不需要翻轉(zhuǎn)時(shí)沒(méi)有下降沿。 ???????????111221100KJKJKJ 3個(gè) JK觸發(fā)器都是在需要翻轉(zhuǎn)時(shí)就有下降沿，不需要翻轉(zhuǎn)時(shí)沒(méi)有下降沿。 圖 6. 同步十進(jìn)制減法計(jì)數(shù)器 圖 6. 同步十進(jìn)制減法計(jì)數(shù)器電路 2103321102321010QT)Q(T)Q(QT1T????0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 圖 6. 圖 同步十進(jìn)制加 /減計(jì)數(shù)器 圖 6. 單時(shí)鐘 同步十進(jìn)制可逆計(jì)數(shù)器 74LS190的邏輯圖 CPI S LD U/D 工作狀態(tài) X 1 1 X 保持 X X 0 X 預(yù)置數(shù) 0 1 0 加法計(jì)數(shù) 0 1 1 減法計(jì)數(shù) 異步置數(shù) 二、異步計(jì)數(shù)器 ? 異步二進(jìn)制計(jì)數(shù)器 –異步二進(jìn)制加法計(jì)數(shù)器 –異步二進(jìn)制減法計(jì)數(shù)器 –異步二進(jìn)制加 /減可逆計(jì)數(shù)器 ? 異步十進(jìn)制計(jì)數(shù)器 –異步十進(jìn)制加法計(jì)數(shù)器 –異步十進(jìn)制減法計(jì)數(shù)器 –異步十進(jìn)制加 /減可逆計(jì)數(shù)器 ? 異步 N進(jìn)制計(jì)數(shù)器 異步二進(jìn)制計(jì)數(shù)器 3位二進(jìn)制異步加法計(jì)數(shù)器 Q2 Q1 Q0 C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 1 異步加法計(jì)數(shù)器采取從低位到高位逐位進(jìn)位的方式工作 ,各個(gè)觸發(fā)器不同步觸發(fā)。 RD=1， LD=0 時(shí) , RD=LD=1， EP ET=0 時(shí) , （ 4）計(jì)數(shù)： J0 = K0=1 J1 = K1= Q0 J2 = K2= Q0 Q1 J3 = K3= Q0 Q1 Q2 此時(shí)，電路為 四位二進(jìn)制同步加計(jì)數(shù)器 。 D D D D0: 預(yù)置數(shù)據(jù)輸入端； EP、 ET: 計(jì)數(shù)使能端； CP: 脈沖輸入端； C: 進(jìn)位輸出端 RD: 異步清零端； LD: 同步預(yù)置數(shù)端； 功能及原理： （ 1）異步清零： （ 2）同步置數(shù)： J0=D0 K0= D0 K3= D3 J3= D3 K2= D2 J2= D2 K1= D1 J1= D1 （ 3）保持： J=K=0, 保持。 記憶時(shí)鐘脈沖的個(gè)數(shù)；用于 定時(shí) 、 分頻 、產(chǎn)生節(jié)拍脈沖 及進(jìn)行數(shù)字運(yùn)算等等。 1）主體電路：兩片 74283構(gòu)成的 8位并行加法器 ； Y=y7 y6 y5 y4 y3y2 y1 y0 =A+B =A7 A6 A5 A4A3 A2 A1 A0+ B7B6B5B4B3B2B1B0 2）兩片 74LS194構(gòu)成的 8位移位寄存器，產(chǎn)生加數(shù)A=A7 A6 A5 A4A3 A2 A1 A0 ； 3）兩片 74LS194構(gòu)成的 8位移位寄存器，產(chǎn)生加數(shù)B=B7B6B5B4B3B2B1B0。 G1 S0 S1 CP1 QA1 QB1 QC1 QD1 S0 S1 CP2 QA2 QB2 QC2 QD2 A1 B1 C1 D1 A2 B2 C2 D2 D0 D1 D2 D3 D4 D5 D6 +5V +5V CP 啟動(dòng)脈沖 移位脈沖 amp。 0 1 1 1 1 0 0 0 1 1 0 1 1 異步清零 保 持 右移 (從 Q0向右移動(dòng) ) 左移 (從 Q3向左移動(dòng) ) 并行置數(shù) X X X RD CP S1 S0 功 能 74LS194A 雙向移位寄存器 D1 D2 D3 D0 Q1 Q2 Q3 Q0 Rd CP S1 S0 DIR DIL 用 2片 74LS194A設(shè)計(jì) 8位雙向移位寄存器 74LS194A 雙向移位寄存器 D1 D2 D3 D0 Q1 Q2 Q3 Q0 Rd CP S1 S0 DIR DIL Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 D0 D1 D2 D3 D4 D5 D6 D7 DIR DIL Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 D4 D5 D6 D7 D0 D1 D2 D3 DIR DIL 其余的線，同學(xué)們自己完成！ 74LS194A 雙向移位寄存器 D1 D2 D3 D0 Q1 Q2 Q3 Q0 Rd CP S1 S0 DIR DIL 集成寄存器 74LS194的應(yīng)用舉例 D6 D5 D4 D3 D2 D1 D0 并行輸入 串行輸出 數(shù)據(jù)傳送方式 變換電路 (1) 因?yàn)橛?7位并行輸入，故需使用兩片 74LS194； (2) 用最高位 QD2作為它的串行輸出端。 S DIR DIL 集成寄存器 74LS194A 74LS194A是多功能移位寄存器 右移串行輸入 左移串行輸入 并行置數(shù)輸入端 VCC Q0 Q1 Q2 Q3 S1 S0 CP 16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 QA QB QC QD CP S1 S0 CLR L D C B A R D0 D1 D2 D3 DIR DIL RD GND 74LS194 控制端 圖 雙向移位寄存器 74LS194A 0110120220101 SSQSSQSSDSSQR ????74LS194的工作原理 清零 , Q3 Q2 Q1Q0=0000。 ? 1 amp。 ? 1 amp。 ? 1 amp。 左移 寄存器： D0 ＝ DIL D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2 右移 寄存器： D1 ＝ Q2 D2 ＝ Q3 D3 ＝ DIR D0 ＝ Q1 D0 = S DIL ＋ SQ1 D2 = SQ1 ＋ SQ3 D3 = SQ2 ＋ S DIR D1 = SQ0 ＋ SQ2 具體電路 ： D0 = S DIL ＋ SQ1 D2 = SQ1 ＋ SQ3 D3 = SQ2 ＋ S DIR D1 = SQ0 ＋ SQ2 Q Q D Q Q D Q Q D Q Q D CP 3 2 1 0 ? 1 amp。 Q3Q2Q1Q0 D3D2D1D0 Q Q D Q Q D Q Q D Q Q D 移位脈沖 CP 串行輸出 3 2 1 0 D3 ＝ Q2 D2 ＝ Q1 D1 ＝ Q0 D0 ＝ DI 設(shè)初態(tài) Q3Q2Q1Q0 ＝ 0000 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 DI（ 1101） 經(jīng)過(guò) 8個(gè)移位脈沖后，串行輸入的數(shù)據(jù)從 Q3端串行輸出。 一、寄存器 0 1 1 0 1 0 1 1 1 1 0 1 1 0 1 1 并行輸入 并行輸出 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 11 1 0 1 1 0 1 1 8位寄存器 4位 D鎖存器 74LS75 D0 D1 D2 D3 Q0 Q1 Q2 Q3 CPA CPB 并行輸入 并行輸出 圖 74LS75的邏輯圖 4位寄存器 74HC175 D0 D1 D2 D3 Q0 Q1 Q2 Q3 CP Rd 圖 74HC175的邏輯圖 CC4076：三態(tài)輸出的 4位寄存器 異步清 0端 選通端 置數(shù) /保持端 1） LDA+LDB=1時(shí)：電路裝入數(shù)據(jù)； 2） LDA+LDB=0時(shí)：電路保持狀態(tài)； 3） ENA=ENB=0時(shí)：Q端數(shù)據(jù)輸出；ENA+ENB=1時(shí)： 輸出處于高阻態(tài)； 二、 移位寄存器 所謂“ 移位 ”， 寄存器 左移 (a) 寄存器 右移 (b) 寄存器 雙向 移位 (c) 就是將寄存器所存各位 數(shù)據(jù)， 在移位脈沖的作用下， 依次向左或向右移動(dòng)。 若干常用的時(shí)序邏輯電路 6. 寄存器和移位寄存器 寄存器 是計(jì)算機(jī)的主要部件之一，它用來(lái)暫時(shí)存放 數(shù)據(jù)或指令 。如果由于某種原因進(jìn)入了其余的六個(gè)狀態(tài)當(dāng)中的任一個(gè)狀態(tài)，若電路能夠自動(dòng)返回到計(jì)數(shù)鏈 ( 即有效循環(huán) ) ，人們就稱(chēng)其為 能自動(dòng)啟動(dòng) 。 四、時(shí)序圖 * 異步時(shí)序邏輯電路的分析方法 寫(xiě)三大方程 驅(qū)