靜態(tài)時序邏輯電路ppt課件-文庫吧資料
2025-05-13 08:07本頁面
【正文】 old Shi 瞬態(tài)響應 01230 . 9 1 1 . 1 1 . 2 1 . 3 1 . 4 1 . 5Q amp。 TJU. ASIC CenterArnold Shi Register與 latch的時序 Register Latch Clk D Q tc2q Clk D Q tc2q td2q TJU. ASIC CenterArnold Shi Latch 時序參數(shù) Clk D Q 正電平 Latch ?注意當數(shù)據(jù)的上升和下降時間不同的時候，延時將不同。TJIC TJU. ASIC CenterArnold Shi 第七講靜態(tài)時序邏輯電路 天津大學電信學院電子科學與技術(shù)系 史再峰 TJU. ASIC CenterArnold Shi 時序邏輯電路 兩種存儲機理： ? 正反饋 ? 基于電荷 組合邏輯 寄存器 輸出 下一狀態(tài) CLK Q D 當前狀態(tài) 輸入 TJU. ASIC CenterArnold Shi 存儲機理 靜態(tài)時序邏輯 動態(tài)時序邏輯 TJU. ASIC CenterArnold Shi 正反饋 :雙穩(wěn)態(tài)電路 V o 1 V i 2 5 V o 1 V i 2 5 V o 1 V i 1 A C B V o 2 V i 1 = V o 2 V o1 Vi2 V i 2 = V o 1 TJU. ASIC CenterArnold Shi 亞穩(wěn)態(tài) (MetaStability) 過渡區(qū)的增益應當大于 1,AB為穩(wěn)態(tài)工作點， C為亞穩(wěn)態(tài)點 觸發(fā)翻轉(zhuǎn) (寫入數(shù)據(jù) )的方法： （ 1）切斷反饋環(huán)（采用 Mux ） （ 2）強制驅(qū)動（正確設計尺寸） A Vi1 = Vo2 B C TJU. ASIC CenterArnold Shi 存儲單元的實現(xiàn)方法與比較 ?利用正反饋（再生）：靜態(tài)（雙穩(wěn)態(tài)） ? 靜態(tài) :信號可以 “ 無限 ” 保持 ? 魯棒性好 :對擾動不敏感 ? 對觸發(fā)脈沖寬度的要求 :觸發(fā)脈沖的寬度須稍大于沿環(huán)路總的傳播時間，即兩個反相器平均延時的兩倍 ? 尺寸大 ,限制了在計算結(jié)構(gòu)如流水線式數(shù)據(jù)通路中的應用 利用電荷存儲 ,動態(tài)（要求定期刷新，要求從存儲電容中讀出信號時不會干擾所存儲的電荷，因此要求具有高輸入阻抗的器件） TJU. ASIC CenterArnold Shi Latch 與 Register Latch（以正電平敏感為例） 當時鐘是低電平時存儲（鎖存）數(shù)據(jù) D Clk Q D
教學課件相關推薦
鄂ICP備17016276號-1