靜態(tài)時序邏輯電路ppt課件(更新版)
【正文】 利用電荷存儲 ,動態(tài)（要求定期刷新，要求從存儲電容中讀出信號時不會干擾所存儲的電荷，因此要求具有高輸入阻抗的器件） TJU. ASIC CenterArnold Shi Latch 與 Register Latch（以正電平敏感為例） 當(dāng)時鐘是低電平時存儲（鎖存）數(shù)據(jù) D Clk Q D Clk Q ?Register以上升沿觸發(fā)為例） ,當(dāng)時鐘上升時存儲（存入）數(shù)據(jù) . Clk Clk D D Q Q TJU. ASIC CenterArnold Shi Latch（鎖存器） ?電平靈敏 （ Level Sensitive） , 不是邊沿觸發(fā) ?可以是正電平靈敏或負(fù)電平靈敏，當(dāng)時鐘為高電平（或低電平）時，輸入的任何變化經(jīng)過一段延遲就會反映在輸出端上 ?有可能發(fā)生競爭 (Race)現(xiàn)象，只能通過使時鐘脈沖的寬度小于 （包括反相器在內(nèi)的）環(huán)路的傳播時間來避免。 TJU. ASIC CenterArnold Shi Register與 latch的時序 Register Latch Clk D Q tc2q Clk D Q tc2q td2q TJU. ASIC CenterArnold Shi Latch 時序參數(shù) Clk D Q 正電平 Latch ?注意當(dāng)數(shù)據(jù)的上升和下降時間不同的時候，延時將不同。 !Q (Volts) SET !Q Q Time (ns) tc!Q tcQ TJU. ASIC CenterArnold Shi 輸出電壓與尺寸的關(guān)系 00 . 511 . 522 2 . 5 3 3 . 5 4W/L5and6 !Q (Volts) W/L2and4 = ?m/ ?m W/L1and3 = ?m/ ?m W/L5and6 3 TJU. ASIC CenterArnold Shi 尺寸問題 輸出電壓依賴于器件尺寸 瞬態(tài)響應(yīng) W/L5 and 6(a)Q (Volts)time (ns)(b)0 1 2012W = 1 m m3VoltsQ SW = m mW = m mW = m mW = m mW = m mTJU. ASIC CenterArnold Shi 傳輸管 CMOS SR 鎖存器 clk clk S R M1 S R clk !Q Q M2 M3 M4 M5 M6 clk
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1