【正文】 11 00 10 11 1Ai、 Bi：加數(shù)， Ci1： 低位來的進(jìn)位， Si：本位的和， Ci：向高位的進(jìn)位。 半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS?????=1amp。 常用的組合邏輯部件有加法器 、數(shù)值比較器 、 編碼器 、 譯碼器 、 數(shù)據(jù)選擇器和數(shù)據(jù)分配器等 。amp。 1 窮舉法 1 A B C Y A B C Y0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 A B CCABCBAY ??? 2 邏輯表達(dá)式 ABACYamp。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。設(shè)舉重比賽有 3個裁判，一個主裁判和兩個副裁判。 amp。amp。根據(jù)邏輯要求列出真值表。交通信號燈有紅、綠、黃 3種， 3種燈分別單獨工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。所以 Y和 A、 B的邏輯關(guān)系為與非運算的關(guān)系。用與非門實現(xiàn) 電路的輸出 Y只與輸入 A、 B有關(guān)，而與輸入 C無關(guān)。所以這個電路實際上是一種3人表決用的組合電路：只要有 2票或 3票同意，表決就通過。 amp。amp。 BCACABBCAA B CCBAA B CCABA B CBCACBACABA B CY?????????????)()()(組合邏輯電路 ：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中 無 反饋環(huán)路（無記憶）。 利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項配上其所缺的變量，以便用其它方法進(jìn)行化簡。 利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的變量。 BAFEB C DABAY ???? )(1BAB CDBADABADB CDABADCDBAY??????????????)()(2 如果乘積項是另外一個乘積項的因子，則這另外一個乘積項是多余的。 BCCBCBBCCBBCAACBBCAA B CY???????????)()(1ABCBCABCAA B CCBAA B CCABAA B CY???????????)()(2 若兩個乘積項中分別包含同一個因子的原變量和反變量，而其他因子都相同時，則這兩項可以合并成一項，并消去互為反變量的因子。ABBCＡＢ ＢＣ 波形 圖 波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。 F＝ＡＢ＋ＢＣ Famp。 表達(dá)式列寫方法：將那些使函數(shù)值為 1的各個狀態(tài)表示成全部變量（值為 1的表示成原變量，值為 0的表示成反變量）的與項（例如 A=0、 B=1時函數(shù) F的值為 1，則對應(yīng)的與項為 AB）以后相加，即得到函數(shù)的與或表達(dá)式。 例如：當(dāng) A、 B取值相同時，函數(shù)值為 0；否則，函數(shù)取值為 1。 邏輯函數(shù)的表示方法 真值表 真值表：是由變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成的表格。1=1 邏輯函數(shù)有 5種表示形式：真值表 、 邏輯表達(dá)式 、 卡諾圖 、 邏輯圖和波形圖 。B=B （ 3）基本定理 交換律：?????????ABBAABBA結(jié)合律：?????????????)()()()(CBACBACBACBA分配律：???????????????)()()(CABACBACABACBA反演律 （摩根定律） ：???????????BABABABA .利用真值表很容易證明這些公式的正確性。邏輯代數(shù)具有 3種基本運算：與運算（邏輯乘）、或運算（邏輯加）和非運算（邏輯非）。 邏輯函數(shù)及其化簡 將門電路按照一定的規(guī)律連接起來，可以組成具有各種邏輯功能的邏輯電路。 BF+ UDDAVN1VP2VN2VP1CMOS或非門 BAF ??① 只要輸入 A、 B當(dāng)中有一個或全為高電平 1， VP VP2中有一個或全部截止，VN VN2中有一個或全部導(dǎo)通，輸出 F為低電平 0。 AF ?CMOS非門 CMOS與非門 BF+ UDDAVP1VN1VN2VP2BAF ??① A、 B當(dāng)中有一個或全為低電平 0時， VNVN2中有一個或全部截止， VP VP2中有一個或全部導(dǎo)通，輸出 F為高電平 1。 （ 2） uA＝ 10V時 ， VN導(dǎo)通 ， VP截止 。 CMOS門電路 uA+ UDD+ 10VVPVN+ UDD+ 10V+ UDD+ 10VSSRO N PRO N N10V0V(a ) 電路 (b) VN截止、 VP導(dǎo)通 (c ) VN導(dǎo)通、 VP截止uFuFFY（ 1） uA＝ 0V時 ， VN截止 ， VP導(dǎo)通 。 1 4 13 12 11 10 9 8地內(nèi)含 4個兩輸入端的與非門， 電源線及地線公用。amp。 1 2 3 4 5 6 7 1 4 13 12 11 10 9 8電源地( a ) 74 L S 00 的引腳排列圖 電源 1 2 3 4 5 6 7amp。 (b) 74L S 20 的引腳排列圖 amp。 uF≈5―― ＝ V4ABR13k ΩV3V2V1FR4100 Ω+ VCC(+ 5V )V5R2750 Ω R3360 Ω R53k Ω++++ ② 輸入信號全為 1：如 uA=uB= 則 uB1=， V V5導(dǎo)通， V V4截止 輸出端的電位為： uF=UCES＝ 輸出 F為低電平 0。 BAF ??（ 2）或 非門 A B F0 00 11 01 11000或非門的邏輯功能可概括為：輸入有 1，輸出為 0；輸入全 0，輸出為 1。 （ 1） 與非門 A B F0 00 11 01 11110與非門的邏輯功能可概括為：輸入有 0，輸出為 1；輸入全 1，輸出為 0。 F(b) 邏輯符號ABFamp。 邏輯非（邏輯反）的運算規(guī)則為： 01 10 ?? 復(fù)合門電路 將與門、或門、非門組合起來，可以構(gòu)成多種復(fù)合門電路。 實現(xiàn)非邏輯關(guān)系的電路稱為非門，也稱反相器。下圖為一個三輸入或門電路的輸入信號 A、 B、 C和輸出信號 F的波形圖。 A D1B D2 3 V 0V FRABF ≥ 1uA uBuFD1 D20V 0 V0V 3 V3V 0 V3V 3V0V3V3V3V截止 截止截止 導(dǎo)通導(dǎo)通 截止導(dǎo)通 導(dǎo)通A B F0 00 11 01 10111F=A+B 或門的邏輯功能可概括為：輸入有 1，輸出為 1；輸入全 0，輸出為 0。 或邏輯和或門電路 在決定某事件的條件中 ， 只要任一條件具備 ， 事件就會發(fā)生 ， 這種因果關(guān)系叫做或邏輯 。 F=AB 邏輯與（邏輯乘）的運算規(guī)則為： 111 001 010 000 ????????ABCF與門的輸入端可以有多個。 + UCC(+ 5V ) R F D1A D2B3V0VABF amp。 基本邏輯關(guān)系及其門電路 與邏輯和與門電路 當(dāng)決定某事件的全部條件同時具備時，結(jié)果才會發(fā)生，這種因果關(guān)系叫做與邏輯。簡稱門電路。 邏輯 0和 1： 電子電路中用高、低電平來表示。 用四位自然二進(jìn)制碼中的前十個碼字來表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為 1，故稱 8421 BCD碼。簡稱 BCD碼。 數(shù)字系統(tǒng)只能識別 0和 1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。 用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號等信息稱為編碼。 小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。轉(zhuǎn)換后再合并。 (3)、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù) 采用的方法 — 基數(shù)連除、連乘法 原理 ：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。 (1)、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換 1 1 0 1 0 1 0 . 0 1 0 0 0 ＝ ()8 （ 2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用 3位二進(jìn)制數(shù)表示