采用fpga實現(xiàn)數(shù)字系統(tǒng)-文庫吧資料
2025-05-18 20:53本頁面
【正文】 計考慮的兩個重要指標， FPGA作為快速原型設計和系統(tǒng)驗證的方法，首先就要考慮到這兩個因素直接的平衡問題； ?面積指某個 FPGA設計綜合之后占用的系統(tǒng)資源數(shù)，一般用占用的邏輯單元數(shù)量及 IO接口數(shù)量來衡量，這一指標綜合軟件一般都能給出； ?更小的面積通常代表更低的成本。 ?缺點 ?來自于軟件語言，對硬件的描述還有待完善； ?支持的編譯器還有限。 明夷 Page 37 VHDL vs. Verilog ?一點建議 ?兩種語言各有千秋，都有各自的支持者，VHDL多用于大學， Verilog常見于工業(yè)界； ?語言的選擇主要還是取決于設計本身和所用工具的支持； ?工業(yè)界（硅谷）多用 Verilog，掌握 VHDL的不妨考慮一下學習 Verilog；尤其是 IC設計人員，由于 IC廠商基本都用 Verilog，因此建議首先學習 Verilog語言。 遯 Page 34 VHDL vs. Verilog ?庫的支持 ?VHDL提供了對庫（ library）的內(nèi)置支持，對于管理多個設計工程十分有效； ?Verilog并沒有庫的概念，只能通過前面提到過的 `include 指令，這是由于 Verilog最初是作為一個解釋性語言而產(chǎn)生的，不過后來為了提高效率，改成了編譯型語言，但是語言設計中仍然有很多解釋性語言的痕跡，當然這也是其容易上手的重要原因。 咸 Page 32 VHDL vs. Verilog ?易學習性 ?VHDL顯得不夠直觀，主要是由于： ?VHDL是強類型的，規(guī)則復雜但卻有助于生成高質(zhì)量的代碼； ?靈活強大的系統(tǒng)抽象能力； ?Verilog直接面向硬件結(jié)構(gòu)，因此比較容易起步，但是通常設計者還應該懂得 PLI（編程語言接口），實際上 Verilog要用好也不是簡單的事情。 頤 Page 28 VHDL vs. Verilog ?建模和抽象能力 ?數(shù)據(jù)類型 ?易學習性 ?設計的可重用性 ?庫的支持 ?程序的可讀性 ?語言擴展 ?一點建議 大過 Page 29 VHDL vs. Verilog ?建模和抽象能力 ?兩種語言基本相當； ?VHDL語言的高層抽象能力要稍微優(yōu)于 Verilog語言，而 Verilog對于門級以下的描述要稍優(yōu)一些；（見下頁圖） ?因此單從該角度考慮，其決定因素通常不是技術(shù)原因，而是個人喜好、是否有合適工具以及市場上是否有相應的庫等外部因素。 ?作為設計者，雖然需要選擇一種適合的語言，但是對于兩種語言都應該有所了解。 賁 Page 23 目錄 ?FPGA簡介 ?為什么采用 FPGA ?開發(fā)平臺和設計工具 ?HDL（硬件描述語言） ?FPGA的設計原則 ?系統(tǒng)設計開發(fā)流程 剝 Page 24 HDL ?目前工業(yè)界有兩種主要的標準 HDL： VHDL和 Verilog。 觀 Page 21 設計開發(fā)工具 ?第三方的開發(fā)工具： ?設計輸入軟件： ?一般的文本編輯器，如 UltraEdit等； ?圖形化的輸入軟件，如 VisualVerilog等； ?邏輯綜合軟件： ?通?？梢圆捎门涮坠ぞ咧械木C合軟件，但是有的時候為了得到比較優(yōu)化的結(jié)果，必須采用專業(yè)的綜合軟件； ?比較好的有 Synopsys公司的 FPGA Compiler II（替代原有的 FPGA Express）和 Synplicity公司的Synplify系列軟件。 ?如果客觀上沒有差別，那就根據(jù)相應的設計工具進行選擇。 大有 Page 15 VirtexII Pro VirtexII Pro基本結(jié)構(gòu) ?XC2VP2XC2VP100 ?12個 PPC405核； ?820個 RocketIO收發(fā)器，最大可達 100Gb/s的全雙工數(shù)據(jù)率； ?最高 8Mb的 Memory，同時帶有高速片外內(nèi)存接口； ?大量 18x18bit乘法器。 比 Page 9 目錄 ?FPGA簡介 ?為什么采用 FPGA ?開發(fā)平臺和設計工具 ?HDL（硬件描述語言）
法律信息相關(guān)推薦
鄂ICP備17016276號-1