fpga在數(shù)字信號(hào)處理系統(tǒng)方面的應(yīng)用-文庫(kù)吧資料
2025-05-07 18:17本頁(yè)面
【正文】 乘法通常由 4次實(shí)數(shù)乘法和 6次實(shí)數(shù)加／減法運(yùn)算實(shí)現(xiàn)，但經(jīng)過(guò)運(yùn)算的簡(jiǎn)化，可以只用 3次實(shí)數(shù)乘法和 3次實(shí)數(shù)加／減法運(yùn)算實(shí)現(xiàn)復(fù)數(shù)乘法器。 ?????????kNkNBWADBWAC課題總體設(shè)計(jì)思想 蝶形運(yùn)算單元的實(shí)現(xiàn)框圖： 這里蝶形運(yùn)算單元采用 Cyclone系列器件進(jìn)行仿真。 課題總體設(shè)計(jì)思想 FFT處理器的實(shí)現(xiàn)框圖： 課題總體設(shè)計(jì)思想 FFT的硬件實(shí)現(xiàn)： 對(duì)于按時(shí)間抽取的 FFT，基本的蝶形運(yùn)算如下： 其中 A、 B表示輸入的復(fù)數(shù)數(shù)據(jù)， C、 D表示運(yùn)算結(jié)果， 為蝶形系數(shù)。在 Quartus Ⅱ 這一軟件環(huán)境下，經(jīng)過(guò)編譯、綜合和下載，給出了仿真測(cè)試的結(jié)果。FPGA在數(shù)字信號(hào)處理系統(tǒng)方面的應(yīng)用 課題簡(jiǎn)介 課題總體設(shè)計(jì)思想 課題各模塊的實(shí)現(xiàn) 課題簡(jiǎn)介 本課題旨在研究用 FPGA實(shí)現(xiàn) FFT算法，重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了 FFT算法中的蝶形處理單元，并采用高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器。 課題的實(shí)現(xiàn)方案采用基 —
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1