【正文】 T o p d o w n B o t t o m u p行 為 設(shè) 計結(jié) 構(gòu) 設(shè) 計邏 輯 設(shè) 計電 路 設(shè) 計版 圖 設(shè) 計系 統(tǒng) 分 解單 元 設(shè) 計功 能 快 劃 分子 系 統(tǒng) 設(shè) 計系 統(tǒng) 總 成 圖 （ a）“自頂向下“設(shè)計步驟 (b)“自底向上“設(shè)計步驟 本設(shè)計所采用的正是自頂向下的設(shè)計方法，縮短了設(shè)計周期，降低了設(shè)計成本。下一步是把結(jié)構(gòu)轉(zhuǎn)換成邏輯圖，這時需要進(jìn)行硬件仿真，以最終確定本次設(shè)計的正確性。接著進(jìn)行結(jié)構(gòu)設(shè)計，根據(jù)該電子系統(tǒng)或芯片的特點(diǎn)，將其內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） 7 分為接口清晰、相互關(guān)系明確、盡可能簡單的子系統(tǒng)，得到一個總體結(jié)構(gòu)。在這種新的設(shè)計方法中，由整機(jī)系統(tǒng)用戶對整個系統(tǒng)進(jìn)行方案設(shè)計和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路 ASIC 來實(shí)現(xiàn)，且這些專用集成電路是 由 系統(tǒng)和電路 的 設(shè)計師親自參與設(shè) 計的，直至完成電路到芯片版圖的設(shè)計，再交由 IC 工廠加工，或者用可編程 ASIC（例如 CPLD 和 FPGA）現(xiàn)場編程實(shí)現(xiàn)。同時，基于芯片的設(shè)計可以減少芯片的數(shù)量，縮小系統(tǒng)的體積，降低能源消耗。新的設(shè)計方法能夠由設(shè)計者定義器件內(nèi)部邏輯，將原來由電路板設(shè)計完成的大 部分工作放在芯片的設(shè)計中進(jìn)行。半導(dǎo)體集成電路已由早期的單元集成、部件電路集成發(fā)展到整機(jī)電路集成和系統(tǒng)電路集成?，F(xiàn)在，只要擁有一臺計算機(jī)、一套相應(yīng)的 EDA 軟件和空白的可編程邏輯器件芯片，在實(shí)驗室里就可以完成數(shù)字系統(tǒng)的設(shè)計和生產(chǎn)。圖 （ a）所示為傳統(tǒng)“ 自底向上”設(shè)計方法的具體設(shè)計步驟。 “自底向上“一般 是在系統(tǒng)劃分和分解的基礎(chǔ)上先進(jìn)行單元設(shè)計，在單元的精心設(shè)計后逐步進(jìn)行功能模塊設(shè)計，然后再進(jìn)行子系統(tǒng)的設(shè)計，最后完成系統(tǒng)總體設(shè)計。傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計只能對電路板進(jìn)行設(shè)計，通過設(shè)計電路板來實(shí)現(xiàn)系統(tǒng)功能。 [2] 設(shè) FX 為整形后的被測信號頻率， FS 為基準(zhǔn)頻率信號 頻率 ，若在一次預(yù)置門高電平脈寬時間內(nèi)（ TPR）被測信號計數(shù)值為 Nx；基準(zhǔn)頻率計數(shù)值為 NS，則有 下式成立： *FsFx NxNs? （ 21） 等精度數(shù)字頻率計的設(shè)計方法 電子系統(tǒng)的傳統(tǒng)設(shè)計方法 現(xiàn)代電子系統(tǒng)一般 由 模擬電子系統(tǒng)、數(shù)字電子系統(tǒng)和模數(shù)混合電子系統(tǒng)三大部分組內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） 6 成。 在此期間， BZH 和 TF 分別對被測信號和標(biāo)準(zhǔn)頻率信號同時計數(shù)。標(biāo)準(zhǔn)頻率信號從 BZH 的時鐘輸入端 BCLK 輸入，設(shè)其頻率為 FS；經(jīng)整形后的被測信號從與 BZH相似的 32 位計數(shù)器 TF 的時鐘輸入端 TCLK 輸入，設(shè)其真實(shí)頻率 FXE，測量頻率為 FX。 當(dāng)方波預(yù)置門控信號 CL 可由單片機(jī)發(fā)出， CL 的時間寬度對測頻精度影響較小，所以可以在 1 秒至 秒間選擇，在此設(shè)其寬度為 BZH 和 TF。 [1] 本 課題測頻原理為等精度測頻，下面就等精度測頻原理進(jìn)行具體敘述 . 等精度測頻原理 等精度測頻法是在 計數(shù)器 測頻法的基礎(chǔ)上發(fā)展而來的。當(dāng)被測頻率較高時，采用測頻法可以得到較高的測頻精度；當(dāng)被測頻率較低時，采用測周法可以得到較高的測頻精度。 (2)電路頻率特性測量法 由電路的已知參數(shù)與電路的頻率特性得到被測頻率 fx， 主要方法包括用于低頻段的電橋法和用于高頻或微波頻段的諧振法。 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） 4 第二章 等精度數(shù)字頻率計測頻原理及設(shè)計方法 等精度數(shù)字 頻率計測頻原理 常用測頻方法簡介 目前常用的測頻方法可以分為 3類 ， 即 : (1)比較法 通過與標(biāo)準(zhǔn)頻率 f0比較確定被測頻率 fx， 測量精度主要取決于標(biāo)準(zhǔn)頻率 f0的精度 。 （ 4）完成了基于數(shù)字硬件電路設(shè)計平臺 Max+ plusII 的 FPGA 硬件電路的設(shè)計和單片機(jī)的測試控制、數(shù)據(jù)處理程序。 本設(shè)計的主要工作包括以下幾項內(nèi)容： 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） 3 （ 1）簡述了當(dāng) 今頻率 計 的發(fā)展?fàn)顩r，對幾種常用的測頻方法進(jìn)行了介紹和對比 . （ 2）在 FPGA 和 單片機(jī)的基礎(chǔ) 上采用等精度測量方法，實(shí)現(xiàn)了高精度的頻率、周期、脈寬和占空比的測量。等精度的測量方法不但具有較高的測量精度，而且在整個頻率域保持恒定的測量精度。 本設(shè)計主要論述了利用 FPGA 進(jìn)行測頻計 數(shù)，單片機(jī)實(shí)施控制的方法實(shí)現(xiàn)多功能頻率計的過程，使得頻率計具有了測量精度高、功能豐富、控制靈活等特點(diǎn)。 論文所做的工作與研究內(nèi)容 隨著 EDA（ Electronics Design Automation） 技術(shù)的發(fā)展和可編程邏輯器件的廣泛應(yīng)用，傳統(tǒng)的自下而上的數(shù)字電路設(shè)計方法、工具、器件已遠(yuǎn)遠(yuǎn)落后于當(dāng)今技術(shù)的發(fā)展。因此， FPGA的使用非常靈活。當(dāng)需要修改 FPGA功能時 ,只需換一片 EPROM即可。掉電后， FPGA恢復(fù)成白片 ,內(nèi)部邏輯關(guān)系消失 ,因此 FPGA 能夠反復(fù)使用。用戶可以根據(jù)不同的配置模式 ,采用不同的編程方式。 隨著 EDA技術(shù)的發(fā)展，現(xiàn)代頻率計的設(shè)計多采用基于 FPGA芯片的方法來完成頻率計的設(shè)計 ,即通過 VHDL(Very High Speed Integrated Circuit Hardware Description Language)硬件描述語言的設(shè)計 ,用 FPGA來實(shí)現(xiàn)。以 MSC51系列單片機(jī)為核心的頻率計，較分離元件搭接而成的頻率計改善了性能、提高了可靠性，并可以采用軟件實(shí)現(xiàn)各種頻率測量方內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） 2 法。 頻率計發(fā)展概況 傳統(tǒng)的數(shù)字頻率計可以通過普通的硬件電路組合來實(shí)現(xiàn)，一般由分離元件搭接而成，其開發(fā)過程、調(diào)試過程十分繁鎖 ,而且由于電子器件之間的互相干擾，影響頻率計的精度，體積較大，已不適應(yīng)電子設(shè)計的發(fā)展要求。此外 ， 系統(tǒng)芯片 (SOC)的發(fā)展也要求其包含頻率測量的功能 ， 所以用 FPGA實(shí)現(xiàn)數(shù)字頻率計也是實(shí)現(xiàn)系統(tǒng)芯片的前提條件。隨著新型可編程邏輯器件 FPGA技術(shù)的發(fā)展 ， 能夠?qū)⒋罅康?邏輯功能集成在單個器件中， FPGA根據(jù)不同的需要所提供的門數(shù)可以從幾百門到上百萬門 ， 從根本上解決了單片機(jī)的先天性不足。 傳統(tǒng)的數(shù)字頻率計一般由分離元件搭接而成 ， 其測量范圍、測量精度和測量速度都受到很大的限制。在被測信號中，經(jīng)常遇到以頻率為參數(shù)的信號，例如流量、轉(zhuǎn)速、晶體壓力傳感器以及經(jīng)過參變量 — 頻率轉(zhuǎn)換后的信號等。本設(shè)計將 AT89C52單片機(jī)的控制靈活性和 FPGA芯片的現(xiàn)場可編程性相結(jié)合，不但大大縮短了開發(fā)研制周期，而且使本系統(tǒng)具有結(jié)構(gòu)緊湊、體積小、可靠性高、測頻范圍寬、精度高等優(yōu)點(diǎn)。顯示模塊采用動態(tài)顯示方式，節(jié)省了 FPGA 內(nèi)部大量資源 。 本文詳細(xì)論述了等精度數(shù)字頻率計的測頻原理、硬件電路的組成、設(shè)計和單片機(jī)軟件編程設(shè)計。在本設(shè)計中，采用先進(jìn)的自上而下的設(shè)計方法，以 AT89C52 單片機(jī)作為系統(tǒng)的主控部件，實(shí)現(xiàn)整個電路的信號控制、數(shù)據(jù)運(yùn)算處理等功能；一片現(xiàn)場可編程邏輯器件 FPGA（ Filed Programmable Gate Array） 芯片 FLEX EPF10K20RC2084 完成各種時序邏輯控制、計數(shù)功能。 涉密論文按學(xué)校規(guī)定處理。 作者簽名： 日期： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留 、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。對本文的研究做出重要貢獻(xiàn)的個人和集體，均已在文中以明確方式標(biāo)明。 作者簽名： 日 期： 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） II 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。對本研究提供過幫助和做出過貢獻(xiàn)的個人或集體，均已在文中 作了明確的說明并表示了謝意。 內(nèi)蒙古科技大學(xué) 本科生畢業(yè)設(shè)計 說明書 （ 畢業(yè) 論文） 題 目： 等 精度數(shù)字頻率計的設(shè)計 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） I 畢業(yè)設(shè)計（論文）原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重承諾：所呈交的畢業(yè)設(shè)計（論文），是我個人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果，也不包含我為獲得 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過的材料。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)校可以采用影印、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi) 容。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。本人完全意識到本聲明的法律后果由本人承擔(dān)。本人授權(quán) 大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） III 等精度數(shù)字頻率計的設(shè)計 摘 要 本設(shè)計課題為基于 FPGA 和單片機(jī)的等精度數(shù)字頻率計的設(shè)計。在數(shù)字硬件電路 EDA 設(shè)計平臺 MAX+plusⅡ 上，使用硬件描述語言 VHDL 編程完成了 FPGA 內(nèi)部的數(shù)字硬件電路設(shè)計、編譯、調(diào)試、仿真和下載。其中 硬件電路包括鍵盤控制模塊、顯示模塊和測量模塊，鍵盤模塊通過對六只按鍵的選擇實(shí)現(xiàn)了除測頻功能外的周期、脈寬、占空比測量等功能的選擇 。AT89C52 單片機(jī)的軟件編程采用靈活易讀的 C語言。 關(guān)鍵詞： EDA 技術(shù) ； 單片機(jī) ； FPGA； 頻率計 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計 說明書（畢業(yè) 論文 ） IV The Dsign Of EqualAccuracy Digtal Frequency Abstract The title of this design is the design of equalaccuracy digital frequency based on FPGA and single chip puter. The digital frequency meter design in this paper which adopts topdown design methodology uses the AT89C52 single chip puter as the main controlling parts .The AT89C52 realizes test signal control ,keyboard scan and output display of LED .One FPGA chip FLEX EPF10K20RC2084 fulfils timing logic control and count function .Under the hardware circuit design flat of MAX+plusⅡ ,FPGA software designing，piling , debugging ,simulation and download are been carried out in VHDL. This article detail exposition of the testing frequency precision digital principles, hardware circuit position, design and software programming design of single chip hardware circuits including keyboard control module, display modules and measurement modules. Keyboard module through six achieved made the system can measure pulse width and occupyempty ratio of input signal . The using of dynamic display module, saving a lot of internal FPGA resources. The software programming of AT89C52 single chip