【正文】 編寫的。 根據(jù)用到 的 外設(shè)和器件特性，在 sopc builder 中加入的 內(nèi)核 及各 內(nèi)核 的作用如下 [11]： ? CPU： 用來對系統(tǒng)各外設(shè)的邏輯控制 ? JTAG UART（ JTAG 通用異步通信總線） ： 用于 Flash 存儲器的讀寫控制，在參數(shù)設(shè)置時一般保持默認(rèn)不變 ? 系統(tǒng) ID 外設(shè) ：當(dāng) SOPC Builder 生成 NIOSⅡ 系統(tǒng)時，將為每個 NIOSⅡ 系統(tǒng)生成一個標(biāo)識符。 lcd_delay 模塊內(nèi)部邏輯中，有一個多路選擇開關(guān)，其選擇由 LCD_nCS 來控制，因此只有對液晶屏進(jìn)行操作時， A0（ RS）和 A1（ R/W）才可延時 [10]。 查看 ST7920 的數(shù)據(jù) 手冊，從 CPU 寫數(shù)據(jù)到 ST790 的時序 圖中可看出，數(shù)據(jù)是在使能信號（ LCD_EN,高有效）的下降沿寫入，并要求 RS(由地址信號 A0 產(chǎn)生 )信號有一定的保持時間（大于 20ns），相當(dāng)于寫數(shù)據(jù)時要求地址信號有一定的保持時間 ；另一方面，Avalon 三態(tài)接口 中的 選通信號與地址信號 是 同時結(jié)束，不能滿足液晶屏的寫控制時序。 由于 液晶屏是 Motorala 接口，不能直接使用 Avalon 總線接口來操作，要對LCD_EN 信號進(jìn)行必要的邏輯轉(zhuǎn)換，轉(zhuǎn)換由 LCD_EN 模塊來實(shí)現(xiàn) [10]，其中的具體邏輯如圖 9 所示。 液晶的控制 SOPC Builder 中 有已經(jīng) 定制好的液晶顯示的內(nèi)核， 液晶屏內(nèi)部帶有液晶控制器ST7920。與單片機(jī)等微控器的接口模式有三種，分別為：并行 8 位 /4 位，串行。 故在軟件編寫上要注意延時，以確保測試正常。 ： 初始化后，計數(shù)器工作在測試信號的第二個高電平或者低電平期間，即此時才對標(biāo)準(zhǔn)信號進(jìn)行計數(shù)。測試信號 TCLK 的頻率值設(shè)置為 10MHz，即fx=10MHz；標(biāo)準(zhǔn)信號 BCLK 的頻率值設(shè)置為 100MHz，占空比為 60%，即 fs=100MHz。 (3) 在被測信號的下升沿到來時，計數(shù)器 CNT2 被關(guān)斷。當(dāng) W_D=1 時，測試的是信號高電平的脈寬；當(dāng) W_D=0時，測試的是信號高電平的脈寬；具體 工作步驟如下 [8]： (1) 在 CLR 端加以正脈沖信號以完成測試電路狀態(tài)的初始化。 圖 5 周期 /頻率測試仿 真圖 圖 4 測試模塊的原理圖 V C CT C LK I N P U TV C CS T A R T I N P U TV C CBC LK I N P U TV C CC LR I N P U TV C CQH I N P U TV C CW _D I N P U TQ1 [ 31 . . 0]O U T P U TQ2 [ 31 . . 0]O U T P U Tc ou nt _e ndO U T P U Tw _d _e ndO U T P U TT C L KS T A R TC L RE N D _ M KP U LM A I K U A N Gi ns tT C L KS T A R TB C L KC L RC L K _ C SE E N DC L K _ B ZC O N T R Lin s t 2C LK _B ZCNLPU LC LK OU TF _S EL EC Tins t 1C LKC LRBE N AQ1 [ 31 . . 0]C N T 1ins t 3C LKC LRBE N AQ2 [ 31 . . 0]C N T 2ins t 4漳州師范學(xué)院畢業(yè)論文 8 脈寬 、占空比 測試 模塊 脈寬測量 原理 測量電路在檢測到脈沖信號的上升沿時打開計數(shù)器，在下降沿時關(guān)閉計數(shù)器，設(shè) 脈沖寬度為 Twx，計算公式為 [8] sxwx fN?T ………… (10) 占空比測量 原理 測一次脈沖信號的脈寬，記錄其值為 Twx1，然后將信號反相，再測一次脈寬并記錄其值為 Twx2，通過下式計算占空比 [8]： … ……… (11) 實(shí)現(xiàn)方法 脈寬測量原理圖如圖 6 所示 ，編譯生成 為圖 4中的 MAIKUANG 模塊。 仿真情況分析如下： CNT1 的計數(shù)值為 4，即 Nx=4；計數(shù)器 CNT2 的計數(shù)值為 40，即 Ns=40； 則由公式計算可得： M H zHzf 10101040 4101 0 0 66x ??????，與設(shè)置的頻率值一致，故滿足設(shè)計要求。 漳州師范學(xué)院畢業(yè)論文 7 仿真 周期 /頻率測試仿真圖如圖 5 所示。在被測信號的下一個脈沖的上升沿到來時，兩個計數(shù)器停止工作。 (2) 將預(yù)置門控信號 START 端置高電平，預(yù)置門開始定時，此時由被測信號的上升沿打開計數(shù)器 CNT1 和 CNT2，兩計數(shù)器開始工作。該方法在測量電路和測量精度上與等精度頻率測量完全相同，只是在進(jìn)行 計算 時公式不同，用周期 1/T 代換頻率 f 即可，計算公式為 [8] xssx N NT ??T ………… (9) 實(shí)現(xiàn)方法 測試模塊 f_d_test 內(nèi)部 的原理圖如圖 4 所示 [8][9]。 若所測頻率值為 fx，標(biāo)準(zhǔn)頻率為 fs，計數(shù)器 1 測得的被 測信號的 脈沖數(shù)值為 Nx,計數(shù)器 2測得的 標(biāo)準(zhǔn)信號的 脈沖值為 Ns， 則 它們之間存在如下的關(guān) 系 [8]： ssxx NfNf ? ………… (1) 下面由 (1)可推得 sxsx NNf ??f ………… (2) 等精度數(shù)字頻率計誤差的證明 ： 若所測頻率值為 fx，其真實(shí)值為 fxe，標(biāo)準(zhǔn)頻率為 fs，一次測量中，由于 fx 計數(shù)的起停時間都是由該信號的上升沿觸發(fā)的，因此在 Tpr 時間內(nèi)對 fx 的計數(shù) Nx 無誤差，在此時間內(nèi)的計數(shù) Ns 最多相差一個脈沖，即Δ et≤ 1，則下式成立： 圖 3 測頻原理時序圖 漳州師范學(xué)院畢業(yè)論文 6 etNfNfssxxe ??? ………… (3) 可推得 etΔN Nff s xsxe ??? ………… (4) 根據(jù)相對誤差的公式 (2)(4)推得 xe xxexexe fffff ??? ………… (5) 經(jīng)整理可得到 sxexe Netff ??? ………… (6) 因Δ et≤ 1，故Δ et/Ns≤ 1/Ns，即 Nsffxexe 1?? ………… (7) spr fTNs ?? ………… (8) 結(jié)論：誤差在頻率范圍內(nèi)恒定，取決于標(biāo)準(zhǔn)頻率，標(biāo)準(zhǔn)頻率越大，誤差越小，所以又稱等精度測試。首先給出閘門開啟信號 (預(yù)置 門限 上升沿 ) ,此時計數(shù)器并不開始計數(shù) , 而是等到被測信號的上升沿到來時 , 計數(shù)器才真正開始計數(shù)。其測頻 波形圖 如圖 3所示 [7]。它的閘門時間不是固定的值 ,而是被測信號周期的整數(shù)倍 ,即與被測信號同步 ， 因此 ， 消除了對被測信號計數(shù)所產(chǎn)生177。 此方法的優(yōu)勢是，不用再進(jìn)行多個頻段的轉(zhuǎn)換，如果標(biāo)準(zhǔn)頻率高，測量的精度也是會相應(yīng)提高。 ? 50M的晶振 漳州師范學(xué)院畢業(yè)論文 5 ? JTAG配置：將 ByteBlasterⅡ 或 USB Blaster 下載電纜連接 到 JTAG接口 ，通過QuartusⅡ 軟件就能直接對 FPGA進(jìn)行配置。 表 1 EP2C5T144C8的資源列表 [6] 邏輯單元 （ LE） M4K RAM塊 RAM數(shù)量 嵌入式 18*18 乘法器 鎖相環(huán)（ PLL） 最大可用 I/O口 4608 26 119808 13 2 142 ? Am29LV160D： 16兆位的閃存 FLASH，另外， FLASH與 SRAM共用數(shù)據(jù)總線和地址總線。開發(fā) 板上 的主要 配置 如下： ? Cyclone系列的 EP2C5T144C8芯片 : 采用全銅層、 SRAM工藝設(shè)計 ,具體內(nèi)部資源如下表 1所示 。 7. PLL 模塊用于產(chǎn)生系統(tǒng)時鐘 、標(biāo)準(zhǔn)信號 和 SRAM 的時鐘。 5. DEBOUNCING 模塊 用于按鍵去抖。 3. lcd_delay 模塊用于產(chǎn)生滿足 LCD 的時序。 該模塊的各個端口功能說明如下： 圖 2 系統(tǒng) 總 體原理圖 V C CC LK I N P U TV C CR ESET I N P U TV C CT C LK I N P U TV C CPSW 0 I N P U TV C CPS W 1 I N P U TV C CPS W 2 I N P U TV C CPS W 3 I N P U TF LSAH _C E_NO U T P U TSR AM _C E_NO U T P U TSR AM _OE_NO U T P U TSR AM _W E_ NO U T P U TAD D [ 20. . 0]O U T P U TF LASH _W E_NO U T P U TF LASH _OE_NO U T P U TSR AM _BE[ 1. . 0]O U T P U TLC D _E NO U T P U TA[ 1. . 0]O U T P U TLC D _LI GH TO U T P U TV C CD AT A[ 15 . . 0]B I D I RV C CLC D _D AT A[ 7. . 0]B I D I RL C D _ n C Sn O En W EL C D _ E NL C D _ E Nins t 1A D D R [ 2 . . 0 ]C L KL C D _ n C SA [ 1 . . 0 ]A [ 2 ]l c d _ d e l a yins t 2c l k r e s e t _ n i n _ p o r t _ t o _ t h e _ B d a t a [ 3 1 . . 0 ] i n _ p o r t _ t o _ t h e _ T d a t a [ 3 1 . . 0 ] i n _ p o r t _ t o _ t h e _ b u t t o n [ 3 . . 0 ] i n _ p o r t _ t o _ t h e _ c o u n t _ e n d i n _ p o r t _ t o _ t h e _ w _ d _ e n d o u t _ p o r t _ f r o m _ t h e _ C L R o u t _ p o r t _ f r o m _ t h e _ L C D _ L IG H T o u t _ p o r t _ f r o m _ t h e _ S P U L o u t _ p o r t _ f r o m _ t h e _ S T A R T o u t _ p o r t _ f r o m _ t h e _ W _ D s e l e c t _ n _ t o _ t h e _ c f i _ f l a s h s r a m _ c s _ n _ t o _ t h e _ s r a m s r a m _ r d _ n _ t o _ t h e _ s r a m s r a m _ w r _ n _ t o _ t h e _ s r a m t r i _ s t a t e _ b r i d g e _ a d d r e s s [ 2 0 . . 0 ] t r i _ s t a t e _ b r i d g e _ b y t e e n a b l e n [ 1 . . 0 ] t r i _ s t a t e _ b r i d g e _ r e a d n w r i t e _ n _ t o _ t h e _ c f i _ f l a s h c h i p s e l e c t _ n _ t o _ t h e _ z l g _ l c d 1 2 8 _ 6 4 _ 0 t r i s t a t e _ b r i d g e _ a d d r e s s [ 2 . . 0 ] t r i s t a t e _ b r i d g e _ r e a d n t r i s t a t e _ b r i d g e _ w r i t e n t r i _ s t a t e _ b r i d g e _ d a t a [ 1 5 . . 0 ] t r i s t a t e _ b r i d g e _ d a t a [ 7 . . 0 ] n o i s