【正文】 A 可以很好地解決上述問題。 因此， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 (4） FPGA 是 ASIC電路中設(shè)計(jì)周期最短開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 (2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 采用了邏輯單元數(shù)組 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部 包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ InpuOutput Block）和內(nèi)部聯(lián)機(jī)（ Interconnect）三個(gè)部分。 3 基于 FPGA 的波形發(fā)生器設(shè)計(jì) 現(xiàn)場(chǎng)可編程 門陣列 (FPGA)簡(jiǎn)介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 32 位頻率控制字，在 125MHz時(shí)鐘下，輸出頻率分辨率達(dá) 。此正弦波可直接用作頻率信號(hào)源或轉(zhuǎn)換成方波用作時(shí)鐘輸出。 AD9850 的結(jié)構(gòu)及功能 AD9850 是 AD 公司采用先進(jìn)的 DDS 技術(shù)， 1996 年推出的高集成度 DDS 頻率合成器，它內(nèi)部包括可編程 DDS 系統(tǒng)、高性能 DAC 及高速比 較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成器和時(shí)鐘發(fā)生器。通過運(yùn)用流水技術(shù)在保證相位累加器工作頻率的前提下，相位累加器的字長(zhǎng)可以設(shè)計(jì)得更長(zhǎng)，如AD9852 的相位累加器達(dá)到了 48 位，大大提高了輸出信號(hào)的頻率分辨率。同時(shí)都采用了一些優(yōu)化設(shè)計(jì)來提高性能。如 AD7008 可以產(chǎn)生正交調(diào)制信號(hào)，而 AD9852 也可以產(chǎn)生 FSK、 PSK、線性調(diào)頻以及幅度調(diào)制的信號(hào)。其系統(tǒng)時(shí)鐘頻率從 30MHz 到 300MHz 不等，其中的 AD9858 系統(tǒng)時(shí)鐘更是達(dá)到了 lGHz。其中以 AD 公司的產(chǎn)品比較有代表性。已有研究在對(duì)DDS 輸出的頻譜做了大量的分析以后，總結(jié)出了誤差的頻域分布規(guī)律建立了誤差模型，在分析 DDS 頻譜特性的基礎(chǔ)上又提出了一些降低雜散功率的方法：可以通過采樣的方法降低帶內(nèi)誤差功率，可以用隨機(jī)抖動(dòng)法提高無雜散動(dòng)態(tài)范圍，在 D／ A 轉(zhuǎn)換器的低位上加擾打破 DDS 輸出的周期性，從而把周期性的雜散分量打散使之均勻化。 在比較新的 DDS 芯片中普遍都采用了 12bit 的 D／ A 轉(zhuǎn)換器。當(dāng)然隨著技術(shù)的發(fā)展這些問題正在逐步的到解決。 但 DDS 也有比較明顯的缺點(diǎn)： (1)輸出信號(hào)的雜散比較大， (2)輸出信號(hào)的帶 寬受到限制?？梢?， DDS 的基于累加器相位控制方式給它帶來了微步進(jìn)的優(yōu)勢(shì)。因 DDS 輸出信號(hào)是對(duì)正弦波的抽樣合成，所以應(yīng)滿足 Niqust 定理的要求，即 fDDS ≤ fc/2，也就是要求 K≤ 2N1，根據(jù)頻譜性能的要求，一般取 fDDS ≤ 。 圖 22 是 DDS 各點(diǎn)輸出信號(hào) 相位累加器字長(zhǎng)為 N， DDS 控制時(shí)鐘頻率為 fc，時(shí)鐘周期為 Tc=1/fc，頻率控制字為 K。波形存儲(chǔ)器的輸出送到 D/A 轉(zhuǎn)換器， D/A 轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率 的模擬量形式信號(hào)。相位累加器輸出和 ROM 輸出可分別理解為理想正弦波相位信號(hào)和時(shí)域波形的時(shí)鐘抽樣。再由 D/A 完成數(shù)字抽樣信號(hào)到連續(xù)時(shí)域信號(hào)的轉(zhuǎn)換， D/A 輸出的臺(tái)階信號(hào)再經(jīng)低通濾波器平滑以得到精確的連續(xù)正弦信號(hào)波形。對(duì)于幅值歸一化的正弦波信號(hào)的瞬時(shí)幅值完全由瞬時(shí)相位來決定，因?yàn)棣?=dφ (t) /dt,所以相位變化越快，信號(hào)的頻率越高。 DDS 的核心就是相位累加器，利用它來產(chǎn)生信號(hào)遞增的相位信息，整個(gè) DDS 系統(tǒng)在統(tǒng)一的參考時(shí)鐘下工作，每個(gè)時(shí)鐘周期相位累加器作加法運(yùn)算一次。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。每來一個(gè)時(shí)鐘脈沖 fc，加法器將頻率控制字 K 與累加寄存器輸出的 累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。 DDS直接從“相位”的概念出發(fā)進(jìn)行頻率合成。 圖 21 是 DDS 的結(jié)構(gòu)原理。 DDS 的設(shè)計(jì)思想完全是基于數(shù)值計(jì)算信號(hào)波形的抽樣值來實(shí)現(xiàn)頻率合成的。 ：指的是頻率合成器是否具有調(diào)幅 (AM)、調(diào)頻 (FM)、調(diào)相 (PM) 等功能。 ：指的是輸出由一種頻率轉(zhuǎn)換成另一種頻率的時(shí)間。 ：指的是輸出頻率在一定時(shí)間間隔內(nèi)和標(biāo)準(zhǔn)頻率偏 差的數(shù)值，它分長(zhǎng)期、短期和瞬時(shí)穩(wěn)定度三種。頻率合成器既要產(chǎn)生所 需要的頻率 ,又要獲得純凈的信號(hào)。一般傳統(tǒng)的信 號(hào)發(fā)生器采用諧振法，即用具有頻率選擇性的正反饋回路來產(chǎn)生正弦振蕩，獲得 所需頻率信號(hào)，但難以產(chǎn)生大量的具有同一穩(wěn)定度和準(zhǔn)確度的不同頻率。已廣泛用于接收機(jī)本振、信號(hào)發(fā)生 器、通信系統(tǒng)、雷達(dá)系統(tǒng)等，特別是跳頻 通信系統(tǒng)。通過改變頻率控制字可以很方便地改變輸出頻率，通過更新存儲(chǔ)器的波形數(shù)據(jù)可以得到不同的波形輸出，即可實(shí)現(xiàn)任意波形輸出。它將先進(jìn)的數(shù)字處理理論與方法引入信號(hào)合成領(lǐng)域，標(biāo)志著第三代 頻率合成技術(shù)的出現(xiàn)。同樣，此方法不能產(chǎn)生任意波形。但由于鎖相環(huán)本身是個(gè)惰性環(huán)節(jié)，鎖定時(shí)間較長(zhǎng)，故頻率轉(zhuǎn)換時(shí)間較長(zhǎng)。數(shù)字鎖相環(huán)構(gòu)成的數(shù)字式頻率合成器是目前通信、儀表、雷達(dá)等電子技術(shù)中廣泛應(yīng)用的一種 頻率合成技術(shù)。數(shù)字式頻率合成器能提供長(zhǎng)期頻率穩(wěn)定度與短期頻率穩(wěn)定度都比較高且雜波少的信號(hào)輸出，特點(diǎn)是波道數(shù)目多、體積小、易于數(shù)字化和集成化。鎖相頻率合成器能提供長(zhǎng)期頻率穩(wěn)定度與短期頻率穩(wěn)定度都比較高且雜波少的信號(hào)輸出。此方法只能產(chǎn)生標(biāo)準(zhǔn)波形，不能產(chǎn)生任意波形。直接頻率合成方法具有頻率轉(zhuǎn)換時(shí)間短、近載頻相位噪聲性能好等優(yōu)點(diǎn)，但是由于大量的倍頻，混頻等電路，就要有不少濾波電路，使合成器的設(shè)備結(jié)構(gòu)十分復(fù)雜、體積龐大、成本高，而且容易產(chǎn)生過多的雜散分量，難以達(dá)到較高的頻譜純度。從頻率合成所采用的技術(shù)來看 ,頻率合成的方法大致可分為直接合成和間接合成以及直接數(shù)字合成三種。利用頻率合成技術(shù)制成的信號(hào)發(fā)生器，通常被稱為頻率合成器。 圖 12 直接數(shù)字合成方式的波形發(fā)生器 頻率信號(hào)源 頻率控 制 地址發(fā)生器 D/A轉(zhuǎn)換器 濾波器 波形存儲(chǔ)器 頻率設(shè)置 波形數(shù)據(jù)設(shè)置 信號(hào)輸出 2 直接數(shù)字頻率合成器的原理及性能 頻率合成器簡(jiǎn)介 頻率合成技術(shù)概述 所謂頻率合成法就是 指從一個(gè)高穩(wěn)定和準(zhǔn)確的參考頻率源，經(jīng)過技術(shù)處理，生成大量離散的頻率輸出。如需更新輸出信號(hào)，不必改動(dòng)任何線路和元器件，只需改寫存儲(chǔ)器中的波形數(shù)據(jù)即可。 直接數(shù)字頻率合成方式 DDS(direct digital synthesizer)是在一組存儲(chǔ)器單元中按照信號(hào)波形數(shù)據(jù)點(diǎn)的輸出次序存儲(chǔ)了將要輸出波形的數(shù)據(jù)，在控制電路的協(xié)調(diào)控制下，以一定的速率，周而復(fù)始地將波形數(shù)據(jù)依次發(fā) 送給 D／ A 轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬信號(hào)。 可見傳統(tǒng)的任意波形發(fā)生器采用可變時(shí)鐘和計(jì)數(shù)器尋址波形存儲(chǔ)器表 ,此方 法的優(yōu)點(diǎn)是產(chǎn)生的地址連續(xù)，輸出波形質(zhì)量高。 圖 11 可變時(shí)鐘計(jì)數(shù)器尋址的波形發(fā)生器 可 變 時(shí) 鐘 源 計(jì) 數(shù) 器 波 形 存 儲(chǔ) 器 數(shù) 模 轉(zhuǎn) 化 器 低 通 濾 波 器 圖中的計(jì)數(shù)器實(shí)際上是一個(gè)地址發(fā)生器 ,計(jì)數(shù)器的觸發(fā)時(shí)鐘脈沖由一個(gè)頻率可 以控制的頻率發(fā)生器產(chǎn)生 ,通過改變頻率發(fā)生器的頻率設(shè)置值 ,實(shí)現(xiàn)調(diào)整計(jì)數(shù)器 生的地址變化速率 ,從而改變輸出的任意波形的頻率。 可變時(shí)鐘計(jì)數(shù)器尋址方式 采用可變時(shí)鐘計(jì)數(shù)器 尋址波形存儲(chǔ)器表，該方法是一種傳統(tǒng)型任意波形發(fā)生器。這種方式具有電路簡(jiǎn)單、實(shí)現(xiàn)方便等特點(diǎn)。 波形發(fā)生器的實(shí)現(xiàn)方案主要有程序控制輸出、可變時(shí)鐘計(jì)數(shù)尋址和直接數(shù)字頻率合成等多種方式。例如在通信、廣播、電視系統(tǒng)中，都需要射頻（高頻）發(fā)射，這里的射頻波就是載波，把音頻（低頻）、視頻信號(hào)或脈沖信號(hào)運(yùn)載出去，就需要能夠產(chǎn)生高頻的振蕩器。能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波（含方波）、正弦波的電路被稱為 波形 發(fā)生器。s HP33250 can have the 1uHz80MHz sine and square wave, resulting in the 1uHz to 25MHz arbitrary waveform. BK PRECISION pany level 4070A Arbitrary Waveform function generator sine wave and square wave output frequency , frequency resolution 10mHZ. At the same time, also has AM, FM, PM, SSB, BPSK, FSK, Burst, DTMFGeneration and DTMFDetection function. And have a good machine and the PC interface, the interface can process WINDOWS arbitrary waveform editor. In addition to the application of instruments, DDS in munications systems and radar systems are also very important purposes. DDS can be more easily adopted by some of the monly used modulation munication signal, such as: frequency shift keying (FSK), binary phase shift keying (BPSK) and Quadrature Phase Shift Keying (QPSK) and so on. DDS can generate two quadrature phase signal strictly in the quadrature modulator and demodulator in a wide range of applications, this is a good local oscillator. In addition with the integrated circuit manufacturing process of gradual improvement through the use of advanced technology and lowpower design, digital integrated circuits have a speed greatly improved. Now, its latest operating frequency of the DDS chip can reach 1GHz, so that could have a relatively wide frequency band of the output signal. To further enhance the DDS output frequency, resulting in a lot of DDS technology and other methods of frequency synthesis. Such as when th