【正文】 頻率字寄存器用于保存輸入的頻率字，電路開(kāi)始工作后一真保持不變，直到下一個(gè)頻率字的輸入。到這里我們可以得到一些結(jié)論：輸出信號(hào)的頻率最小值為 ； 頻率字加 1，則輸出信號(hào)的頻率在原有頻率的基礎(chǔ)上增加 ，即輸出頻率的最小步進(jìn)值為 。這樣，相位累加器在時(shí)鐘的作用下進(jìn)行相位的累加。 相位累加器的輸入為一個(gè) 32位的頻率字，和時(shí)鐘。接下來(lái)我們來(lái)解決頻率的問(wèn)題。 從前面我們知道，要輸出周期性的波形，加到 rom上的地址值必須是從 0255周期性連續(xù)變化的。然后將寄存器中的高 8 位到相位調(diào)制器與相位字相加后，得到相位值。引腳范圍為 84— 600 個(gè)，封裝形式有 TQFP、 PQFP、BGA 和 PLC 等。 (6).支持多電壓 I/O接口。 (4).高速度。提供 1萬(wàn)道 25 萬(wàn)個(gè)可用門(mén)以及具有 6144— 40960 位的內(nèi)部 rom。 FLEX 10K 的內(nèi)部結(jié)構(gòu)包括嵌入式陣列塊（ EAB， Embedded Array Block）、邏輯陣列塊（ LAB， Logic Array Block）、快速通道（ FT,Fast Track）和輸入 /輸出單元（ IOE,I/O Element）四個(gè)部分。 芯片的選擇 本設(shè)計(jì) 選擇的 FPGA 芯片是 EPF10K10LC844。另外，將 DDS 設(shè)計(jì) 嵌入到 FPGA 芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會(huì)增加多少，而購(gòu)買(mǎi)專(zhuān)用芯片的價(jià)格則是前者的很多倍。而且它的時(shí)鐘頻率已可達(dá)到幾百兆赫茲 ,加上它的靈活性和高可靠性 ,非常適合用于實(shí)現(xiàn)波形發(fā)生器的數(shù)字電路部分。一個(gè)設(shè)計(jì)實(shí)體至少包含一個(gè)結(jié)構(gòu)體或多個(gè)結(jié)構(gòu)體，構(gòu)成一個(gè)電子系 統(tǒng)的設(shè)計(jì)模型。 VHDL 程序結(jié)構(gòu)更抽象、更基本、更簡(jiǎn)練的表示。 設(shè)計(jì)實(shí)體是 VHDL 程序的基本單元，是最重要的電子系統(tǒng)抽象。另一類(lèi)是 PLD， ASIC 芯片制造商提供的庫(kù)。配置用于從庫(kù)中選取所需單元來(lái)組成系統(tǒng)設(shè)計(jì)的不同規(guī)格的不同版本，使被設(shè)計(jì)系統(tǒng)的功能發(fā)生變化。 VHDL 語(yǔ)言的程序結(jié)構(gòu)。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱(chēng)可是部分 ,及端口 )和內(nèi)部（或稱(chēng)不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。 VHDL 硬件 描述 語(yǔ)言 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于 1982 年。以下介紹三種輸入方法： (1)原理圖輸入 : 這是一種最直觀的輸入方法 ，是通過(guò)繪制原理圖來(lái)描述用戶(hù)所設(shè)計(jì)的系統(tǒng)。 MAX+PlusⅡ開(kāi)發(fā)軟件和 VHDL 硬件描述 語(yǔ)言 MAX+PlusⅡ開(kāi)發(fā)軟件簡(jiǎn)介 MAX+PlusⅡ開(kāi)發(fā)軟件是 美國(guó) Altera 公司自行設(shè)計(jì)的第三代可編程邏輯器件的 EDA 開(kāi)發(fā)工具，它是一種與器件結(jié)構(gòu)無(wú)關(guān)的集成設(shè)計(jì)環(huán)境，提供了靈活和高效的界面，允許設(shè)計(jì)人員選擇各種設(shè)計(jì)輸入方法和工具，能夠支持 Altera公司的 MAX、 Classic、 FLEX 及 ACEX 系列的 PLD 器件。其中， SRAM 是迄今為止應(yīng)用范圍最廣的架構(gòu)，主要因?yàn)樗俣瓤?且具有可重編程能力，而反熔絲 FPGA 只具有一次可編程（ One Time Programmable，OTP）能力。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。當(dāng)用于 RAM時(shí) ,EAB 可配制成多種形式的字寬和容量。 ALTERA FLEX10K 系列 FPGA,規(guī)模從一萬(wàn)門(mén)到十萬(wàn)門(mén) ,可提供 720～ 5392 個(gè)觸發(fā)器及 6144～ 24576 位 RAM,提供 30ns、 40ns 及 50ns 等幾個(gè)速率等級(jí) ,可適應(yīng)18～ 105MHz 的信號(hào)處理速率。 FPGA 具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過(guò)編程來(lái)修改。 (3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。它是作為專(zhuān)用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 AD9850 接口控制簡(jiǎn)單，可以用 8 位并行口或串行口直接輸入頻率、相位等控制數(shù)據(jù)。由于DDS 的周期性，輸出雜散頻譜往往表現(xiàn)為離散譜線(xiàn)，而這些芯片大多采用了隨機(jī)抖動(dòng)技術(shù)使離散譜線(xiàn)均勻化，從而提高輸出頻譜的無(wú)雜散動(dòng)態(tài)范圍。這些芯片集成度高，內(nèi)部都集成了 D／ A 轉(zhuǎn)換器，精度最高可達(dá) 12bit。如 AD700 AD9850、 AD985l、 AD985 AD9858 等。當(dāng)然一味靠增加波形ROM 的深度和字長(zhǎng)的方法來(lái)減小雜散對(duì)性能的提高總是有限的。 DDS 輸出雜散比較大這是由于信號(hào)合成過(guò)程中的相位截?cái)嗾`差、 D／ A 轉(zhuǎn)換器的截?cái)嗾`差和 D／ A 轉(zhuǎn)換器的非線(xiàn)性造成的。 當(dāng) DDS 相位累加器采用 32 位字長(zhǎng)，時(shí)鐘頻率為 30MHz 時(shí)，它的輸出頻率間隔可達(dá)到 ΔfDDS =fc/2N =50*106≈ =10mHz。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。 相位累加器利用 Nbit 二進(jìn)制加法器的模溢出特性來(lái)模擬理想正弦波的 2π相位周期。加法運(yùn)算的步進(jìn)越大，相應(yīng)合成的相位值變化越快，輸出信號(hào)的頻率也就越高。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。 圖 21 DDS 的結(jié)構(gòu)原理 N 位加法器 N 位寄存器 波形存儲(chǔ)器 D/A轉(zhuǎn)換器 低通濾波器 相位累加器 參考時(shí)鐘源 fc fdds 頻率控制字K 其中相位累加器字長(zhǎng)為 N， DDS 控制時(shí)鐘頻率為 fc，頻率控制字為 K。 DDS 的基本原理及性能特點(diǎn) 直接數(shù)字頻率合成 (Direct Digital Synthesis,簡(jiǎn)稱(chēng) DDS)技術(shù)是頻率合成領(lǐng)域中的一項(xiàng)新技術(shù)。 ：指的是輸出頻率的最小間隔。利用頻 率合成技術(shù)制成的信號(hào)發(fā)生器，通常被稱(chēng)為頻率合成器?；冢模模蛹夹g(shù)的頻率合成器有很高的頻率分辨率，可方便地實(shí)現(xiàn)頻率、相位調(diào)制功能 ,轉(zhuǎn)換速度快 ,且輸出波形的相位連續(xù)。 直接數(shù)字式頻率合成（ DirectDigitalFrequencySynthesis，簡(jiǎn)稱(chēng) DDS 或 DDFS）是近年來(lái)發(fā)展起來(lái)的新的頻率合成技術(shù)。鎖相環(huán)式頻率合成器具有很好的窄帶跟蹤特性，可以很好地選擇所需頻率的信號(hào)，抑制雜散分量，并且避免了大量的濾波器，有利于集成化和小型化。目前在各種無(wú)線(xiàn)電臺(tái)中使用的頻率合成器普遍采用可變數(shù)字式鎖相環(huán)頻率合成器，通過(guò) CPU 控制可獲得不同的頻點(diǎn)。而且輸出端的諧波、噪聲及寄生頻率難以抑制。頻率合成器既要產(chǎn)生所需要的頻率 ,又要獲得純凈的信號(hào)。更主要的是，可以將微處理器從信號(hào)輸出的負(fù)擔(dān)中解脫出來(lái)．如圖 12 為其工作流程圖。但其取樣時(shí)頻率較高 ,對(duì)硬件的要求也較高 ,而且常需多級(jí)分頻或采用高性能的鎖相環(huán) ,其中分頻式的任意波形發(fā)生器頻率分辨率低 ,鎖相式的任意波形發(fā)生器頻率切換速度慢。原理框圖如圖 11 所示。 程序控制輸出方式 計(jì)算機(jī)根據(jù)波形的函數(shù)表達(dá)式，計(jì)算出一系列波形數(shù)據(jù)瞬時(shí)值，并定時(shí)地逐個(gè)傳送給 D／ A 轉(zhuǎn)換器，合成出所需要的波形。 波形 發(fā)生器在電路實(shí)驗(yàn)和設(shè)備檢測(cè)中具有十分廣泛的用途。s products more representative. Such as the AD7008, AD9850, AD9851, AD9852, AD9858 and so on. The system clock frequency ranging from 30MHz to 300MHz, in which the system clock of the AD9858 is reached lGHz. The chips also have the modem function. Such as the AD7008 quadrature modulation signal can be generated, while the AD9852 can also be generated FSK, PSK, amplitude modulation and linear frequency modulation signal. These highly integrated chips, are integrated within the D / A converter, the accuracy of up to 12bit. At the same time have adopted a number of optimization designed to improve performance. because these chips are mostly used in water technology, water technology through the use of the phase accumulator to increase the operating frequency, allowing the output frequency of DDS chip can be further improved. Water through the use of technology in the phase accumulator to ensure that the premise of the operating frequency, the phase accumulator word length can be designed for longer, such as the AD9852 has reached the phase accumulator 48. Models rather than 32 before, so that the output signal of the frequency resolution significantly improved. The use of DDS technology to produce the DDS arbitrary waveform signal generator is a relatively new type of signal source, and has been widely put into use. It is not only capable of producing the traditional function of the signal generator can produce sine, square, triangle wave, sawtooth wave, but also can generate arbitrary waveform editor. Due to the characteristics of the DDS can also be very easy to produce some digital modulation signals, such as FSK, PSK, etc.. Some highend signal generator can even have a munication signal. At the same ti