外圍設(shè)備標(biāo)準(zhǔn)系統(tǒng)搭建概述(參考版)
2025-01-18 11:33本頁面
【正文】 上午 9時 53分 26秒 上午 9時 53分 09:53: MOMODA POWERPOINT Lorem ipsum dolor sit amet, consectetur adipiscing elit. Fusce id urna blandit, eleifend nulla ac, fringilla purus. Nulla iaculis tempor felis ut cursus. 感 謝 您 的 下 載 觀 看 專家告訴 。 2023年 2月 上午 9時 53分 :53February 4, 2023 ? 1業(yè)余生活要有意義，不要越軌。 :53:2609:53:26February 4, 2023 ? 1意志堅強(qiáng)的人能把世界放在手中像泥塊一樣任意揉捏。 09:53:2609:53:2609:53Saturday, February 4, 2023 ? 1知人者智，自知者明。 09:53:2609:53:2609:532/4/2023 9:53:26 AM ? 1越是沒有本領(lǐng)的就越加自命不凡。 上午 9時 53分 26秒 上午 9時 53分 09:53: ? 楊柳散和風(fēng)，青山澹吾慮。 2023年 2月 上午 9時 53分 :53February 4, 2023 ? 1少年十五二十時，步行奪得胡馬騎。 2023年 2月 4日星期六 上午 9時 53分 26秒 09:53: ? 1楚塞三湘接，荊門九派通。 09:53:2609:53:2609:53Saturday, February 4, 2023 ? 1不知香積寺，數(shù)里入云峰。 09:53:2609:53:2609:532/4/2023 9:53:26 AM ? 1成功就是日復(fù)一日那一點點小小努力的積累。 上午 9時 53分 26秒 上午 9時 53分 09:53: ? 沒有失敗，只有暫時停止成功！。 2023年 2月 上午 9時 53分 :53February 4, 2023 ? 1行動出成果，工作出財富。 2023年 2月 4日星期六 上午 9時 53分 26秒 09:53: ? 1比不了得就不比，得不到的就不要。 09:53:2609:53:2609:53Saturday, February 4, 2023 ? 1乍見翻疑夢，相悲各問年。 09:53:2609:53:2609:532/4/2023 9:53:26 AM ? 1以我獨沈久，愧君相見頻。 System ID內(nèi)核 ? 添加 SYSTEM ID 課程實驗 完成一個包含以下外設(shè)的標(biāo)準(zhǔn)硬件平臺 ? PIO(BUTTON、 LED） ? Sdram ? 片上存儲 ? EPCS ? 定時器 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? lcd控制器 ? System ID內(nèi)核 課程實驗 實驗步驟 ? 建立工程 ? 添加 NIOS系統(tǒng)（ nios選擇 E型） ? 添加系統(tǒng)到工程 ? 配置管腳綜合 課程實驗 系統(tǒng)結(jié)果 課程實驗 平臺結(jié)果 課程實驗 ? 注意這里有一個復(fù)位延時模塊 課程實驗 謝謝?。?！ ? 靜夜四無鄰，荒居舊業(yè)貧。 系統(tǒng) ID內(nèi)核寄存器映射 偏移量 寄存器名稱 R/W 位描述 31… 0 0 id R SOPC Builder系統(tǒng) ID 1 timestamp R SOPC Builder生成時間 System ID內(nèi)核 ? System ID寄存器描述 使用系統(tǒng) ID內(nèi)核有兩種基本的方法： – 其一 ， 在下載新的軟件到系統(tǒng)之前驗證系統(tǒng)ID。 FIFO深度可由用戶設(shè)置。 有讀寫 FIFO也是 JTAG UART內(nèi)核與 UART內(nèi)核的不同點之一。 Avalon主控制器訪問寄存器來控制內(nèi)核并在 JTAG連接上傳輸數(shù)據(jù)。 UART內(nèi)核 ? UART內(nèi)核綜述 波特率除數(shù)接收寄存器發(fā)送寄存器狀態(tài)寄存器數(shù)據(jù)包結(jié)束符控制寄存器移位寄存器移位寄存器c lkA d d rD a taIRQe n d o fpa c k e td a ta a v a il a b lerea d ford a tau a rt c lkT X DR X DRTSCTSAvalon總線接口RS 232接口UART內(nèi)核的結(jié)構(gòu)框圖 UART內(nèi)核 ? UART內(nèi)核綜述 1. RS232接口 2. 發(fā)送邏輯 3. 接收邏輯 4. 波特率生成 UART內(nèi)核 ? UART內(nèi)核的寄存器描述 偏移量 寄存器名稱 R/W 描述 /寄存器位 15… 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 接收數(shù)據(jù) (rxdata) RO ① ② ② 接收數(shù)據(jù) 1 發(fā)送數(shù)據(jù) (txdata) WO ① ② ② 發(fā)送數(shù)據(jù) 2 狀態(tài) (status) ③ RW ① eop cts dcts ⑴ e rrdy trdy tmt toe roe brk fe pe 3 控制 (control) RW ① ieop rts idcts trbk ie irrdy itrdy itmt itoe iroe ibrk ife ipe 4 除數(shù) (divisor) ④ RW 波特率除數(shù) 5 數(shù)據(jù)包結(jié)束符(endopacket) ④ RW ① ② ② 數(shù)據(jù)包結(jié)束符值 UART內(nèi)核 寄存器映射 發(fā)送數(shù)據(jù)接收數(shù)據(jù) 狀態(tài) t )③ 控制除數(shù) (divisor) ④ 數(shù)據(jù)包結(jié)束符 (endopacket) ④ UART內(nèi)核 － UART 內(nèi) 核 配 置 頁 Baud Rate： 波特率設(shè)置 數(shù)據(jù)位設(shè)置 流控制 流數(shù)據(jù)控制 ? 在組件選擇欄中選擇CommunicationUART（ RS232 series port）配置 UART 第 4講 主要內(nèi)容 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? ram/rom片上存儲 ? EPCS控制器內(nèi)核 ? 定時器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? lcd控制器 ? System ID內(nèi)核 ? 課程實驗 JTAG_UART內(nèi)核 ? JTAG_UART內(nèi)核綜述 JTAG UART內(nèi)核通過 Avalon從控制器接口連接到 Avalon總線。用戶可配置奇偶校驗位、停止位和數(shù)據(jù)位，以及可選的 RTS/CTS流控制信號。 禁能： resetrequest信號不存在。 禁能： timeout_out信號不存在。 禁能：定時器連續(xù)運(yùn)行。 Snap寄存器不
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1