外圍設(shè)備標(biāo)準(zhǔn)系統(tǒng)搭建概述(已修改)
2025-01-24 11:33 本頁面
【正文】 第 4講 NIOS II 外圍設(shè)備 ——標(biāo)準(zhǔn)系統(tǒng)搭建 Sun 主要內(nèi)容 本講主要以一個(gè)標(biāo)準(zhǔn)硬件平臺的搭建，介紹了 Nios II處理器常用外圍設(shè)備 (Peripherals)內(nèi)核的特點(diǎn)、配置，供讀者在使用這些外設(shè)定制 Nios II系統(tǒng)時(shí)查閱。這些外設(shè)都是以 IP核的形式提供給用戶的 ,用戶可以根據(jù)實(shí)際需要把這些 IP核集成到 Nios II系統(tǒng)中去。 主要介紹： – 硬件結(jié)構(gòu) ； – 內(nèi)核的特性核接口 ； – SOPC Builder中各內(nèi)核的配置選項(xiàng) 第 4講 主要內(nèi)容 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? ram/rom片上存儲 ? EPCS控制器內(nèi)核 ? 定時(shí)器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? lcd控制器 ? System ID內(nèi)核 ? 課程實(shí)驗(yàn) 第 4講 主要內(nèi)容 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? ram/rom片上存儲 ? EPCS控制器內(nèi)核 ? 定時(shí)器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? lcd控制器 ? System ID內(nèi)核 ? 課程實(shí)驗(yàn) 并行輸入 /輸出內(nèi)核 并行輸入 /輸出內(nèi)核 (PIO內(nèi)核 ① )提供 Avalon從控制器端口 和通用 I/O口 ② 間的存儲器映射接口。 PIO內(nèi)核提供簡單的 I/O訪問用戶邏輯或外部設(shè)備，例如： – 控制 LED – 讀取開關(guān)量 – 控制顯示設(shè)備 – 配置并且與片外設(shè)備通信 說明： 1. SOPC Builder中提供了 PIO內(nèi)核，可以很容易將 PIO內(nèi)核集成到 SOPC Builder生成的系統(tǒng)中。 2. 通用 I/O端口既連接到片內(nèi)邏輯又連接到外部設(shè)備的 FPGA I/O管腳。 并行輸入 /輸出內(nèi)核 ? PIO內(nèi)核簡介 最多 32個(gè)I/O端口 CPU 內(nèi)核 PIO 內(nèi)核 寄存器 Nios II 系統(tǒng) PIO 內(nèi)核 Pio[31] Pio[30] Pio[29] Pio[3] Pio[2] Pio[1] Pio[0] Pio[7] Pio[6] Pio[5] Pio[4] Pio[3] Pio[2] Pio[1] Pio[0] PIO 內(nèi)核 端口數(shù)可設(shè)置 每個(gè) Avalon接口的 PIO內(nèi)核可提供 32個(gè) I/O端口且端口數(shù)可設(shè)置，用戶可以添加一個(gè)或多個(gè)PIO內(nèi)核。 CPU通過 I/O寄存器控制 I/O端口的行為。 I/O口可以配置為輸入、輸出和三態(tài)，還可以用來檢測電平事件和邊沿事件。 CPU通過寄存器控制 I/O端口行為 PIO內(nèi)核結(jié)構(gòu)框圖 并行輸入 /輸出內(nèi)核 ? PIO內(nèi)核寄存器描述 偏移量 寄存器名稱 R/W (n1) … 2 1 0 0 數(shù)據(jù)寄 存器 讀訪問 R 讀入輸入引腳上的邏輯電平值 寫訪問 W 向 PIO輸出口寫入新值 1 方向寄存器 ① R/W 控制每個(gè) I/O口的輸入輸出方向。 0：輸入； 1：輸出。 2 中斷屏蔽寄存器 ① R/W 使能或禁止每個(gè)輸入端口的 IRQ。 1：中斷使能； 0：禁止中斷。 3 邊沿捕獲寄存器 ①② R/W 當(dāng)邊沿事件發(fā)生時(shí)對應(yīng)位置 1。 注： ① 該寄存器是否存在取決于硬件的配置。如果該寄存器不存在，那么讀寄存器將返回未定義的值，寫寄存器無效。 ② 寫任意值到邊沿捕獲寄存器將清除所有位為 0。 “① 該寄存器是否存在取決于硬件的配置。 如果該寄存器不存在 ，那么讀寄存器將返回未定義的值，寫寄存器無效。 ” 并行輸入 /輸出內(nèi)核 ?－ PIO 內(nèi) 核 配 置 選 項(xiàng) 雙擊 并行輸入 /輸出內(nèi)核 PIO 內(nèi) 核 配 置 選 項(xiàng) Basic Settings 選項(xiàng)卡 I/O口寬度 ：可設(shè)置為1～ 32的任何整數(shù)值。 Direction 中文描述 Bidirectional(tristate) ports 雙向 (三態(tài) )端口 Input ports only 僅為輸入端口 Output ports only 僅為輸出端口 Both input and output ports 輸入和輸出端口 并行輸入 /輸出內(nèi)核 PIO 內(nèi) 核 配 置 選 項(xiàng) Basic Settings 選項(xiàng)卡 Direction 中文描述 Bidirectional(tristate) ports 雙向 (三態(tài) )端口 Input ports only 僅為輸入端口 Output ports only 僅為輸出端口 Both input and output ports 輸入和輸出端口 并行輸入 /輸出內(nèi)核 PIO 內(nèi) 核 配 置 選 項(xiàng) Input Options 選項(xiàng)卡 邊沿捕獲寄存器 中斷寄存器 Rising Edge：上升沿 Falling Edge：下降沿 Either Edge： 上升或下降沿 Level：輸入為高電平且中斷使能，則 PIO內(nèi)核產(chǎn)生一個(gè) IRQ。 Edge：邊沿捕獲寄存器相應(yīng)位為 1且中斷使能，則 PIO內(nèi)核產(chǎn)生一個(gè) IRQ。 說明：當(dāng)指定類型的邊沿在輸入端口出現(xiàn)時(shí)，邊沿捕獲寄存器對應(yīng)位置 1。 說明：中斷只有高電平中斷，如果希望低電平時(shí)中斷，則需在該 I/O輸入引腳前加一個(gè)“非 ”門。 并行輸入 /輸出內(nèi)核 PIO 內(nèi) 核 配 置 選 項(xiàng) Simulation 選項(xiàng)卡 當(dāng)需要對外進(jìn)行仿真時(shí)，要設(shè)置simulation選項(xiàng)卡。 并行輸入 /輸出內(nèi)核 添加 Led_pio 發(fā)光二極管 LED PIO設(shè)置和 button_pio類似，只是模式是 Output ports only，不再需要中斷生成，本例中配置了 8位的 LED輸出。 添加 1個(gè)按鈕 在此選 Input ports only。在 Input Options選項(xiàng)單我們配置了上升沿觸發(fā)，生成中斷請求的模式 第 4講 主要內(nèi)容 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? ram/rom片上存儲 ? EPCS控制器內(nèi)核 ? 定時(shí)器內(nèi)核 ? UART內(nèi)核 ? JTAG_UART內(nèi)核 ? lcd控制器
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1