【正文】 2023年 2月 4日星期六 9時 53分 18秒 09:53:184 February 2023 ?1 一個人即使已登上頂峰 ， 也仍要自強不息 。 2023年 2月 4日星期六 上午 9時 53分 18秒 09:53: ?1 最具挑戰(zhàn)性的挑戰(zhàn)莫過于提升自我 。 勝人者有力 ， 自勝者強 。 :53:1809:53Feb234Feb23 ?1 越是無能的人 ， 越喜歡挑剔別人的錯兒 。 , February 4, 2023 ? 閱讀一切好書如同和過去最杰出的人談話 。 2023年 2月 4日星期六 9時 53分 18秒 09:53:184 February 2023 ?1 空山新雨后 ， 天氣晚來秋 。 。 :53:1809:53:18February 4, 2023 ?1 意志堅強的人能把世界放在手中像泥塊一樣任意揉捏 。 :53:1809:53Feb234Feb23 ?1 世間成事 ， 不求其絕對圓滿 ， 留一份不足 ， 可得無限完美 。 , February 4, 2023 ? 很多事情努力了未必有結(jié)果 ， 但是不努力卻什么改變也沒有 。 2023年 2月 4日星期六 9時 53分 18秒 09:53:184 February 2023 ?1 做前 ， 能夠環(huán)視四周；做時 ， 你只能或者最好沿著以腳為起點的射線向前 。 。 :53:1809:53:18February 4, 2023 ?1 他鄉(xiāng)生白發(fā) ， 舊國見青山 。 :53:1809:53Feb234Feb23 ?1 故人江海別 ， 幾度隔山川 。 , February 4, 2023 ? 雨中黃葉樹 ， 燈下白頭人 。 System ID內(nèi)核 ? 軟件編程 Altera為 NiosII處理器用戶提供定義系統(tǒng) ID內(nèi)核寄存器的HAL系統(tǒng)庫頭文件和一個訪問程序 alt_Avalon_sysid_test( )，該程序返回一個值來指示軟件期望的系統(tǒng) ID是否匹配系統(tǒng) ID內(nèi)核。 系統(tǒng) ID內(nèi)核寄存器映射 偏移量 寄存器名稱 R/W 位描述 31… 0 0 id R SOPC Builder系統(tǒng) ID 1 timestamp R SOPC Builder生成時間 System ID內(nèi)核 ? System ID寄存器描述 使用系統(tǒng) ID內(nèi)核有兩種基本的方法： ? 其一，在下載新的軟件到系統(tǒng)之前驗證系統(tǒng) ID。 帶 Avalon接口的郵箱內(nèi)核 ? 軟件編程 Altera為郵箱內(nèi)核提供的驅(qū)動程序包含下列文件： ? ? ? 帶 Avalon接口的郵箱內(nèi)核 ? 軟件編程 文件 alt_mailbox_dev結(jié)構(gòu)體以及訪問郵箱內(nèi)核的函數(shù)。 ? 當郵箱中有消息時，用于接收的處理器可讀取消息。通常處理器將消息看作指向共享存儲器結(jié)構(gòu)體的指針。一次只有一個處理器可寫入郵箱，且一次只有一個處理器可讀取郵箱，以保證消息的完整性。該地址范圍的大小取決于等待的消息數(shù)量的最大值。郵箱軟件編程有以下特性： ? 每個郵箱消息是一個 32位字。由于郵箱一次只能傳輸一條消息，Mailbox Size (bytes)必須至少為 12字節(jié)。 帶 Avalon接口的郵箱內(nèi)核 ? 郵箱內(nèi)核配置選項 More 郵箱名稱 Settings選項卡提供以下選項： ? Mailbox Size (bytes)－指定用于郵箱消息緩沖區(qū)的字節(jié)數(shù)。 ? Shared Mailbox Memory Offset－指定存儲器中的偏移量。 硬件互斥體函數(shù) 帶 Avalon接口的郵箱內(nèi)核 ? 郵箱內(nèi)核配置選項 More 郵箱名稱 Settings選項卡提供以下選項： ? Memory module－指定哪個存儲器用作郵箱緩沖區(qū)。 altera_avalon_mutex_is_mine( ) 確定該 CPU是否具有互斥體。 altera_avalon_mutex_lock( ) 鎖定互斥體。 altera_avalon_mutex_trylock( ) 嘗試鎖定互斥體。在 NiosⅡ 處理器系統(tǒng)中，處理器通過將它的 cpuid控制寄存器的值寫入 mutex寄存器的 OWNER字段來鎖定互斥體。 Avalon接口的互斥內(nèi)核 ? 軟件編程 對于 NiosⅡ 處理器用戶， Altera提供了可用來訪問互斥內(nèi)核硬件的驅(qū)動程序，利用驅(qū)動程序可以直接對低層的硬件進行操作。 ? Initial Owner－復位后 OWNER字段的初始值。配置向?qū)峁┝艘韵略O置： ? Initial Value－復位后 VALUE字段的初始值。當 DMA控制器執(zhí)行數(shù)據(jù)傳輸任務時，主控制器可自由執(zhí)行其它并行的任務。 SPI內(nèi)核 ? SPI內(nèi)核綜述 SPI時 鐘分頻器*接收數(shù)據(jù)發(fā)送數(shù)據(jù)狀態(tài)寄存器控制寄存器從機選擇*移位寄存器移位寄存器sclkMISOMOSIss_n0ss_n1ss_n15|IRQclkDataAddr*不在 從器件上出現(xiàn)Avalon總線從機接口SPI內(nèi)核框圖 從控制器模式端口配置 名稱 方向 描述 MOSI 輸入 從主控制器輸入數(shù)據(jù) MISO 輸出 輸出數(shù)據(jù)到主控制器 sclk 輸入 同步時鐘 ss_nM 輸入 選擇信號 SPI內(nèi)核 ? SPI內(nèi)核的寄存器描述 UART內(nèi)核 寄存器映射 內(nèi)部地址 寄存器名稱 15… 11 10 9 8 7 6 5 4 3 2… 0 0 rxdata 接收數(shù)據(jù) (n1..0) 1 txdat 發(fā)送數(shù)據(jù) (n1..0) 2 status E RRDY TRDY TMT TOE ROE 3 control sso IE IRRDY ITRDY ITOE IROE 4 保留 5 slaveselect 從控制器選擇屏蔽 txdat status control 保留 slaveselect rxdata 接收數(shù)據(jù)寄存器 發(fā)送數(shù)據(jù)寄存器 狀態(tài)寄存器 控制寄存器 從控制器選擇寄存器 SPI內(nèi)核 ? － SPI 配 置 選 項 卡 SPI配置選項卡 MasterSlave： 主控制器 /從控制器設置 Generate Select Signals： 通用選擇信號 SPI Clock Rate： SPI時鐘率 Specify Delay： 指定延時 Data Register： 數(shù)據(jù)寄存器設置 Timing： 時序設置 Waveforms： 波形顯示 SPI內(nèi)核 ? 軟件編程 Altera提供一個訪問 SPI的函數(shù)alt_avalon_spi_mand(),該函數(shù)為配置生成主控制器的SPI內(nèi)核提供通用訪問。 FIFO深度可由用戶設置。 有讀寫 FIFO也是 JTAG UART內(nèi)核與 UART內(nèi)核的不同點之一。Avalon主控制器訪問寄存器來控制內(nèi)核并在 JTAG連接上傳輸數(shù)據(jù)。 UART內(nèi)核 ? UART內(nèi)核綜述 波特率除數(shù)接收寄存器發(fā)送寄存器狀態(tài)寄存器數(shù)據(jù)包結(jié)束符控制寄存器移位寄存器移位寄存器c lkA d d rD a taIRQe n d o fpa c k e td a ta a v a il a b lerea d ford a tau a rt c lkT X DR X DRTSCTSAvalon總線接口RS 232接口UART內(nèi)核的結(jié)構(gòu)框圖 UART內(nèi)核 ? UART內(nèi)核綜述 1. RS232接口 2. 發(fā)送邏輯 3. 接收邏輯 4. 波特率生成 UART內(nèi)核 ? UART內(nèi)核的寄存器描述 偏移量 寄存器名稱 R/W 描述 /寄存器位 15… 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 接收數(shù)據(jù) (rxdata) RO ① ② ② 接收數(shù)據(jù) 1 發(fā)送數(shù)據(jù) (txdata) WO ① ② ② 發(fā)送數(shù)據(jù) 2 狀態(tài) (status) ③ RW ① eop cts dcts ⑴ e rrdy trdy tmt toe roe brk fe pe 3 控制 (control) RW ① ieop rts idcts trbk ie irrdy itrdy itmt itoe iroe ibrk ife ipe 4 除數(shù) (divisor) ④ RW 波特率除數(shù) 5 數(shù)據(jù)包結(jié)束符(endopacket) ④ RW ① ② ② 數(shù)據(jù)包結(jié)束符值 UART內(nèi)核 寄存器映射 發(fā)送數(shù)據(jù)(txdata) 接收數(shù)據(jù) (rxdata) 狀態(tài) (status)③ 控制 (control) 除數(shù) (divisor) ④ 數(shù)據(jù)包結(jié)束符 (endopacket) ④ UART內(nèi)核 ? － UART 內(nèi) 核 配 置 頁 Baud Rate： 波特率設置 數(shù)據(jù)位設置 流控制 流數(shù)據(jù)控制 UART內(nèi)核 ? 軟件編程 1. HAL系統(tǒng)支持 2. 驅(qū)動程序選項 3. Ioctl()操作 4. 軟件文件 第 4章 目錄 ? 并行輸入 /輸出 (PIO)內(nèi)核 ? SDRAM控制器內(nèi)核 ? CFI(通用 Flash)控制器內(nèi)核 ? EPCS控制器內(nèi)核 ? 定時器內(nèi)核 ? UART內(nèi)核 ? JTAG_UAR